Está en la página 1de 17

U.N.M.S.M.

Facultad de Ingeniería Electrónica, Eléctrica y Telecomunicaciones

Nombre: Código:
Martinez Livia Manuel Alejandro # 11190123

Curso Tema
CARACTERIZACIÓN DE
LABORATORIO DE CIRCUITOS BASADOS
MICROELECTRÓNICA EN BJT Y MOSFET EN
LTSPICE
Informe Fechas Nota
Final Realización Entrega

Número 20 de 27 de
abril del abril del
1 2019 2019
Grupo Profesor
“L13”-------- 2019-I MSC. LUZ ADANAQUÉ
(Sábados de 16:00pm- 18:00pm)
INFANTE
CARACTERIZACIÓN DE CIRCUITOS
BASADOS EN BJT Y MOSFET EN LTSPICE

I. OBJETIVO

El objetivo principal de esta experiencia de laboratorio es


interactuar con el software simulador de circuitos LTspice a
través de diseño, la caracterización de compuertas lógicas y la
verificación de su comportamiento cuando se somete a cambios.

II. HERRAMIENTAS

 Estación de trabajo.
 Software de simulación LTspice.
 Librería cmosedu_models.txt.

III. PROCEDIMIENTO

PARTE 1. Crear una carpeta llamada MyLTspice.

1. Diseñar un inversor en LTspice (MyInversor_Apellido)


2. Diseñar un NAND en LTSpice.

INVERSOR

Model: nmos4 – pmos4


Fuente DC: Voltage
Fuente de entrada: Vin
.dc Vin 0 1
.include cmosedu_models.txt
 CREAR UN INVERSOR-NAND LTSpice

INVERSOR (𝑃_50𝜂)

INVERSOR (𝑃_1𝜇)
NAND(MyNAND_Apellido)

Model: nmos4 – pmos4


Fuente DC: Voltage
Fuente de entrada: VA y VB (pulse 1 0 0.5 0.001 0.01 1 2)
.tran 6
.include cmosedu_models.txt

NAND (𝑃_50𝜂)

NAND (𝑃_1𝜇)
PARTE 2. ESTUDIO DE LA LIBRERÍA

 AGREGAR LOS MODELOS:

¿Qué incluye la librería?

a) .MODEL : N_1u nmos


b) .MODEL : P_1u pmos
c) .model: N_50n nmos
d) .model : P_50n pmos

Completar la siguiente tabla:

Modelo a) N_1u nmos b) P_1u pmos c) N_50n nmos d) P_50n pmos


Channel long long short short
Level 3 3 54 54
VDD 5v 5v 1v 1v
Cjs 400E-6 400E-6 0.0005 0.0005

PARTE 3. Colocar los modelos a) y b) en el inversor y en el NAND

3.1 Agregar en la pestaña .op la siguiente línea: .include


cmosedu_models.txt
3.2 Guardar el cmosedu_models.txt en la carpeta
MyLTspice_Apellido.
3.3 Guardar el MOS con el mismo nombre del modelo.
3.4 Configurar el VDD correspondiente (5V o 1V)
3.5 Simular
3.6 Seleccionar Vout y Id (M2) como señales a visualizarlas.
Guardar la gráfica como Apellido_Ic.
3.7 Gráfica y completa la siguiente tabla.

 GRAFICAS –INVERSOR : Vout vs Id(nmos)- Vin


INVERSOR SHORT CHANNEL (50n) – VDD=1V

TABLA:

Señal Vout Id(M2)

Vinversion 0.655v 3.887uA

Vmax 0.9987v 4.181uA

Vcruce 0.655V 3.887uA

Comentar los resultados:

Al tener un transistor Nmos con menor área se necesita emplear


un voltaje menor y si contamos con mayor área necesitamos
emplear un voltaje mayor, su comportamiento es directamente
proporcional.
INVERSOR LONG CHANNEL (1u) – VDD=5V

PARA INVERSOR (P_1u)


Comentar los resultados:

En este caso tenemos un transistor de mayor área y por lo tanto


esta requiere mayor voltaje 5V, sino se observará una corriente con
pendiente negativa como en la simulación.

3.8 Cambiar el valor de VDD a 2V y repetir los pasos 3.6 y 3.7


En el NAND cambiar los valores de VA y VB también.

 CAMBIAR EL Vdd a 2V y 0.75 (Comentar) – Vout vs Id(nmos)

PARA UN INVERSOR (P_1u)


TABLA:

Señal Vout Id(M2)

Vinversion 1.989V 0.00735uA

Vmax 2V 0.689uA

Vcruce 1.897V 0.531uA

Comentar los resultados:

Entre Vout y Id(M2) se observa una inversión pero en


instantes la corriente se atenúa hasta un nivel referencia de
0.165uA lo cual no permite el correcto funcionamiento del
inversor debido a que necesita de un mayor voltaje.

PARA EL NAND (1u) CAMBIANDO VA y VB, TENEMOS:


Haciendo el cruce de señales:

Comente los resultados:

A medida que el voltaje de cruce se acerca al voltaje de inversión


en 1.317V, la corriente del drenador disminuye para luego tomar
un valor constante a 0.16A
3.9 Cambiar el valor de VDD a 0.75V y repetir los pasos 3.6 y 3.7
En el NAND cambiar los valores de VA y VB también.

 CAMBIAR EL Vdd a 2V y 0.75 (Comentar) – Vout vs Id(nmos)

PARA EL NAND

Haciendo el cruce de las señales, tenemos:


Comente los resultados:

Se puede observar el comportamiento del voltaje VDD que


a medida sea inferior a 1V, el voltaje de cruce tendrá
valores negativos con corrientes de drenador (M2)
negativas.

PARA EL NAND LE CAMBIAMOS EL VALOR DEL DELAY DE VA


(0.7) y VB (0.15)

Tenemos lo siguiente:
Comente los resultados:

Se puede observar un periodo decreciente en la corriente del


drenador máximo (M2)=0.00184u A y en ese mismo instante
se produce un cruce con el voltaje de salida, generando un
reinicio por parte de la corriente de drenador (M2) cuando el
voltaje de salida toma un valor negativa de -1.04mV.

PARTE 5: MODIFICAR LOS VALORES DE W Y L

 CAMBIAR EL Vdd a 2V y 0.75 (Comentar) – Vout vs Id(nmos)


 CAMBIAR W/L

1. CREAR NAND – 2 SOURCE VA y VB

1𝜇𝑚 → 𝑉𝑑𝑑 = 5𝑉 Λ 𝑉𝐴 = 𝑉𝐵 = 𝑃𝑢𝑙𝑠𝑜𝑠 𝑞𝑢𝑒 𝑉𝐻 = 5𝑉

50𝜂𝑚 → 𝑉𝑑𝑑 = 1𝑉 Λ 𝑉𝐴 = 𝑉𝐵 = 𝑃𝑢𝑙𝑠𝑜𝑠 𝑞𝑢𝑒 𝑉𝐻 = 1𝑉

HACIENDO EL CAMBIO PARA EL NAND 1u

 El primero W/L = 30/1 (pmos) W/L = 10/1 (nmos)


 El segundo W/L = 10/1 (pmos) W/L = 10/1 (nmos)

 El tercero W/L = 90/1 (pmos) W/L = 10/1 (nmos)


HACIENDO EL CAMBIO PARA EL NAND 50nm

 El primero W/L = 30/1 (pmos) W/L = 10/1 (nmos)


 El segundo W/L = 30/1 (pmos) W/L = 10/1 (nmos)

 El tercero W/L = 30/1 (pmos) W/L = 10/1 (nmos)


IV. CONCLUSIONES

 Se concluye que gracias al interfaz que tiene LTSpice, nos


facilita una mejor visualización en el comportamiento de las
señales en tiempo real.

 Como también se puede decir, el LTSpice quien añade un


entorno grafico nos da la facilidad de poder simular, analizar
circuitos en dimensiones micrométricas como manométricas.

 Se recomienda al usuario familiarizarse con el uso del


LTSpice, ya que es una herramienta imprescindible el análisis
de circuitos en tiempo real y dan por cierta solución a
problemas en ingeniería.