Sistemas Electrónicos Digitales I

Examen T1, temas 1, 2 y 3. Teoría y problemas. (25/10/2011)

Durante el examen no se permiten apuntes ni nada encima de la mesa. El tiempo para la realización de este
ejercicio es de 1 hora y 30 minutos. En caso de duda escribe en el examen tu suposición y continúa.

1. Dibuja un diagrama con las fases de las que se compone el flujo de diseño digital hoy en día.

2. Dado el siguiente código en VHDL dibuja con puertas lógicas simples (AND, OR, NOT) un
circuito que realice la misma función.
ENTITY circuito IS
PORT (a,b: IN bit; c,d: OUT bit);
END circuito;

ARCHITECTURE descripcion of circuito IS

SIGNAL h,j: bit;
BEGIN
h<=’1’ WHEN (a and b)=’1’ ELSE ’0’;
j<=’0’ WHEN a=’0’ OR h=’1’ ELSE ’1’;
c<=h OR NOT a;
d<=j WHEN h=’1’ ELSE ’0’;
END descripcion;

3. Simplifica mediante mapas de Karnaugh las siguientes funciones lógicas, expresándolas

como suma de productos.
a) F=abc+bcd+acb+abd+abcd
b) G=∑dcba(1,3,4,5,7)

4. Explica en qué consiste el riesgo de 1 estático y en qué tipo de implementación con puertas
se pueda dar. Señala en los mapas de Karnaugh del ejercicio anterior las transiciones que
podrían generar un riesgo de 1 estático y añade los términos producto que evitarían el
riesgo.

5. Implementa las dos funciones del ejercicio 3 mediante un único decodificador binario de 4
entradas (16 salidas) y las puertas OR de dos entradas que necesites.

6. Diseña un codificador BCD de 10 a 4 utilizando 4 puertas OR de las entradas que quieras.

7. Diseña un decodificador binario de 2 a 4 con entrada de habilitación usando un único

demultiplexor de 1 a 4 y ningún componente más.