24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

Parcial - Escenario 4

Fecha límite  24 sep en 23:59  Puntos  75  Preguntas  15  Disponible  21 sep en 0:00­24 sep en 23:59 4 días

Tiempo límite  90 minutos

Historial de intentos

Intento Tiempo Puntaje

ÚLTIMO Intento 1  89 minutos 22.5 de 75

 Las respuestas correctas estarán disponibles del 24 sep en 23:59 al 25 sep en 23:55.

Calificación para esta evaluación: 22.5 de 75
Presentado 24 sep en 21:16
Este intento tuvo una duración de 89 minutos.

Pregunta 1 5 / 5 ptos.

Los teoremas de De Morgan son utilizados para la simplificación de
expresiones, donde una operación de negación se aplica simultáneamente
a dos operandos (bien sea que se estén multiplicando o sumando). La
siguiente expresión:

Utilizando los teoremas de De Morgan:

  Se separa el primer término y queda  .

  Se puede simplificar a  .

  Se puede aplicar la negación al primer término y dejar como  .

  No es posible realizar una mayor simplificación. 

https://poli.instructure.com/courses/6518/quizzes/26595 1/13
24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

Incorrecto Pregunta 2 0 / 5 ptos.

Las compuertas NAND son reconocidas como compuertas universales.
Como se puede ver en la imagen, ellas permiten reemplazar cualquiera de
las compuertas básicas, haciendo más económica la fabricación de
circuitos integrados (al usar un único tipo). 

Teniendo en cuenta lo anterior, analice el circuito de la imagen:

Usted diría que este circuito:

  Es un circuito sumador, que retorna la suma de los 2 números A y B. 

 
Es un codificador, de 2 entradas y 4 salidas, que dada una de las entradas,
genera su correspondiente número binario en la salida.

  Es un circuito conversor de binario a hexadecimal. 

https://poli.instructure.com/courses/6518/quizzes/26595 2/13
24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

 
Es un decodificador de 2 líneas a 4 líneas, que activa algunas de las
salidas, según el código binario en la entrada

Pregunta 3 5 / 5 ptos.

Un sistema de control cuenta con un sensor de temperatura que se
utilizará para medir dicha variable en el tiempo. La señal de los sensores
es un valor de voltaje y tiene la siguiente forma:

De acuerdo con la información recibida por los sensores, es posible
afirmar que:

 
La señal es analógica y requiere ser procesada para utilizarla en un circuito
digital

  La señal es de tipo digital y puede ser usada en un circuito TTL. 

https://poli.instructure.com/courses/6518/quizzes/26595 3/13
24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

 
La señal es digital, pero requiere que se baje su nivel entre 0 y 1 voltio para
usarla como binario.

 
Como la señal tiene un voltaje mayor a 1,5 voltios y menor a 5 voltios, es
compatible con la tecnología TTL.

Incorrecto Pregunta 4 0 / 5 ptos.

Muchos de los elementos que funcionan de manera “automática” en
nuestro entorno están conformados por circuitos lógicos. Ejemplo de ellos
son los semáforos, los ascensores, el control de acceso de parqueaderos
y sistemas de transporte.

En un ascensor, por ejemplo, cuando un usuario escoje uno de los pisos a
los que desea ir, es necesario convertir el botón ingresado a un código
binario que la tarjeta de control pueda reconocer. Esta es una tarea de:

  Codificación, de varias entradas a un valor binario 

  Decodificación, de varias entradas a un valor binario. 

  Codificación, de una entrada a varias salidas. 

  Decodificación, de una entrada a varias salidas. 

Pregunta 5 5 / 5 ptos.

La agrupación de datos en un mapa de Karnaugh se debe hacer siempre
en potencias de 2, desde 1 hasta 2n, siendo n el número de variables.
Cuando se tiene un mapa de Karnaugh de 4 variables, es posible entonces

https://poli.instructure.com/courses/6518/quizzes/26595 4/13
24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

agrupar de a 1, 2, 4, 8 y 16 datos. Dados los siguientes mapas de
Karnaugh:

                     

Es posible afirmar entonces que:

  El circuito de la derecha retorna la expresión 

 
La expresión resultante de ambos es equivalente y puede simplificarse
como: 

 
El circuito de la izquierda retorna la expresión 

 
Los dos mapas permiten permiten resolver problemas completamente
opuestos.

Incorrecto Pregunta 6 0 / 5 ptos.

La combinación de compuertas lógicas permite obtener nuevas
compuertas compuestas, tal es el caso de las compuertas NAND, NOR,
XOR y XNOR. Dependiendo del problema, es posible escoger una
combinación de compuertas que faciliten la solución del mismo.

Las puertas de un vagón de tren cuentan con sensores que permiten
verificar si una persona u objeto las obstruyen. Cada uno de estos
sensores funcionan de la siguiente manera:

Hay un emisor de luz infrarroja en un extremo y un receptor en el otro.
Si el espacio está vacío, el receptor recibe la luz infrarroja que cruza de
un extremo a otro y se genera una señal en ALTO.

https://poli.instructure.com/courses/6518/quizzes/26595 5/13
24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

Cuando algo interrumpe el paso de la luz, el sensor no la detecta y
genera una señal en BAJO.

Se desea que cuando el conductor del tren mande la señal para cerrar
puertas, el sistema detecte si hay obstrucciones. De ser así, se activa una
señal de alarma (Que requiere un nivel ALTO para encenderse).

De acuerdo al montaje descrito, usted propondría:

 
Usar la lógica de una XOR, para detectar que las diferentes puertas estén o
no obstruidas.

  Utilizar lógica inversa, con una compuerta negativa­AND. 

 
Hacer el montaje con una compuerta NAND, para tener una salida en bajo
si no hay obstrucciones.

 
Utilizar una compuerta AND, que detecte cuando todas las señales estén en
ALTO.

Incorrecto Pregunta 7 0 / 5 ptos.

Los teoremas de De Morgan y el álgebra booleana permiten reducir
expresiones booleanas complejas. Esto a su vez permite utilizar el mínimo
posible de compuertas en un circuito digital. La siguiente expresión:

Utilizando los teoremas de De Morgan:

  2 

  3 

https://poli.instructure.com/courses/6518/quizzes/26595 6/13
24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

  1 

  4 

Incorrecto Pregunta 8 0 / 5 ptos.

La paridad es un método de detección de errores muy utilizado, debido a
la facilidad de su implementación. Tanto el emisor como el receptor deben
estar de acuerdo en cuanto al método de detección para poder verificar
que la información sea recibida correctamente.

Con el fin de recibir un mensaje utilizando el método de paridad impar, se
debe verificar si un circuito digital está diseñado para funcionar con el
protocolo del emisor. Usted tiene conocimiento que el circuito
implementado en el receptor es el siguiente:

Sabiendo que la salida de ERROR se debe activar cuando haya un error
en la paridad, usted deberá entonces:

 
El circuito está bien, así como está montado, pues detecta la paridad impar 

 
Cambiar la compuerta XNOR por una XOR, de tal manera que el bit de
paridad no active la salida de error.

 
Modificar el circuito, pues este no es detector de paridad, sino generador de
paridad.

https://poli.instructure.com/courses/6518/quizzes/26595 7/13
24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

  Se deben cambiar todas las compuertas a XNOR. 

Incorrecto Pregunta 9 0 / 5 ptos.

Una expresión “suma de productos” (SOP, sum of products) está
conformada por varios términos productos (multiplicación booleana) de
literales (variable afirmada o negada) que se agrupan en una suma
booleana. Dada la siguiente tabla de verdad:

Es posible afirmar que la “suma de productos” asociada es:

 
La que contiene los mintérminos 

 
La conformada por la expresión 

  Igual a los términos 

  La que contiene los maxtérminos M0, M3, M5 y M7

https://poli.instructure.com/courses/6518/quizzes/26595 8/13
24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

Pregunta 10 5 / 5 ptos.

La simplificación booleana consiste en un conjunto de postulados que
permiten reducir una expresión compleja lo más que se puede. En la
siguiente tabla se presentan las reglas del álgebra booleana:

Utilizando las diferentes reglas del álgebra booleana, se podría decir que
la siguiente expresión: 

Se puede reducir a:

  (W+Z) 

  

  (X+Y+Z) 

  

Incorrecto Pregunta 11 0 / 5 ptos.

Un programa de computador hace uso de apuntadores para almacenar las
direcciones en memoria de variables, estructura, funciones, entre otros.
Dichas direcciones son mostradas normalmente en formato hexadecimal.
Al leer dos direcciones en memoria, el computador le entrega la siguiente

https://poli.instructure.com/courses/6518/quizzes/26595 9/13
24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

información AA2C02FF y AA2C0300. Se puede decir que las dos
direcciones:

 
Lejanas, puesto que los números menos significativos 02FF y 0300
muestran que hay muchas posiciones de separación entre los datos. Su
longitud es de 64 bits.

  Contiguas, con una extensión de 32 bits 

 
Se pueden representar en binario como: 101101 010110 000010 111111 y
101101 010110 000011 000000.

  Son contiguas y tienen una extensión de 4 bits. 

Incorrecto Pregunta 12 0 / 5 ptos.

Usted está diseñando un sistema para operaciones entre números
booleanos de 4 bits. Sin embargo, no está seguro de si el resultado que
entrega su circuito es correcto. Dados los números sin signo A: 1100 y B:
1001, el sistema debería retornar los valores:

 
No se pueden realizar las operaciones, pues los números no tienen signo 

  0011 para la suma, 10101 para la resta y 1100110 para la multiplicación 

  10101 para la suma, 0011 para la resta y 1101100 para la multiplicación 

  01010 para la suma, 1100 para la resta y 0010011 para la multiplicación 

Parcial Pregunta 13 2.5 / 5 ptos.

https://poli.instructure.com/courses/6518/quizzes/26595 10/13
24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

Todos los circuitos combinacionales vistos hasta ahora pueden ser
representados mediante sus tablas de verdad.

De acuerdo con la siguiente tabla de verdad (A y B son entradas, Y2­Y1­
Y0 salidas):

Es posible afirmar que:

  B y Y0: A<B. 

  El circuito es un sumador con acarreo. 

  El circuito es un conversor de código, de binario a BCD. 

  La salida Y2 se puede implementar con una XOR. 

 
El circuito funciona como un comparador, con sus tres salidas
características

Incorrecto Pregunta 14 0 / 5 ptos.

Los mapas de Karnaugh constituyen un método gráfico que facilita la
simplificación de expresiones booleanas. Este método parte de las
expresiones estándar (Suma de Productos o Producto de Sumas) y
permite generar las expresiones más simplificadas posibles (expresiones
mínimas). Dado el siguiente mapa de Karnaugh:

https://poli.instructure.com/courses/6518/quizzes/26595 11/13
24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

Uno de los siguientes enunciados no es correcto:

  La expresión de Producto De Sumas es 

  La expresión Suma De Productos es 

 
La expresión completa es 

  La expresión mínima está dada por 

Incorrecto Pregunta 15 0 / 5 ptos.

El uso de la lógica booleana tiene aplicaciones más allá de los circuitos
digitales, por ejemplo cuando nos encontramos con situaciones que
requieren la toma de decisiones y el uso de condicionales.

Una mamá le dice a su hijo: “Vamos a comer postre, puedes escoger entre
helado o brownie, pero no puedes comer los dos al tiempo”. Obviamente
no comer postre no es una opción en este caso.

Si usted tuviera que trasladar esta situación a un circuito digital utilizando
compuertas lógicas, usaría:

 
Una compuerta XOR, pues es la que se activa únicamente cuando las dos
entradas son diferentes

 
Una compuerta OR, porque si el niño come un postre o el otro estaría
cumpliendo con la condición.

https://poli.instructure.com/courses/6518/quizzes/26595 12/13
24/9/2018 Parcial - Escenario 4: TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

 
Una compuerta NAND, pues la mamá le dice que no puede comer dos
cosas a la vez.

 
Una compuerta XNOR, que permite simluar la situación en la que se debe
cumplir una o la otra únicamente.

Calificación de la evaluación: 22.5 de 75

https://poli.instructure.com/courses/6518/quizzes/26595 13/13