Está en la página 1de 5

Taller de Primer Previo

Genser Daniel Beltran García. 1161240


Albeiro Ortiz Vergel 1161080

1. Elabore un resumen, ya sea mediante mapa conceptual, cuadro sinóptico, mapa de ideas o
similares, acerca del pasado de la microelectrónica y sus tendencias futuras. Guíese por la
presentación de PowerPoint de la Unidad 1.
2. Elabore un grafo o un esboce un diagrama mediante el cual explique las reglas de diseño de
circuitos integrados.
C

B H
J

F D G

A Reglas de Diseño, B Conjunto de ciencias y técnicas para el desarrollo CI, C Top-Down, D Asics y
Pld, E propiedad de la jerarquía, F LVS: Verificación funcional, G algoritmos, H transferencia de
registros, I lógicos, J eléctrico, K geométrico, L físico.

3. Elabore un cuadro comparativo entre las diferentes familias lógicas, resaltando sus principales
características y ventajas y/o desventajas.

Familias Lógicas Características Desventajas Ventajas


*Tienen un amplio *No admite *La menor
margen de tensión cableado lógico. disipación de
comprendido entre *Menos rápido que potencia.
+ 3 V y + 18 V TTL y ECL *Amplios
*Niveles de márgenes de
CMOS voltaje: ruidos.
-De 0 V. a 0.3 *Alto FAN-OUT y
VDD para el estado FAN-IN.
bajo. Buena inmunidad
-De 0.7 VDD a al ruido
VDD para el estado
alto.

Los circuitos TTL *Generación de *El menor retardo


en general, pueden ruido. por disipación de
operar con *Las señales de potencia
tensiones entre salida se degradan *buena flexibilidad
4.75 V. y 5.25 V. rápidamente si no lógica.
TTL Pero el valor se transmiten a *Numerosas
nominal de la través de circuitos funciones.
tensión de trabajo adicionales de *Buena inmunidad
es de + 5 volts. transmisión (no al ruido.
Niveles de voltaje: pueden viajar de 2
• De 0 V a 0.8 V m por cable sin
para el estado bajo. graves pérdidas).
• De 2.4 V a 5 V
para el estado alto.

*Puerta básica Bajo márgenes de Baja disipación y


NOR ruidos. costo.
*Frecuencia de Poca área requerida
utilización típica Bajo Fan-Out. para integración.
8MHz
*Inmunidad al
RTL ruido, baja
potencia.
*Intervalo de
temperatura de
funcionamiento -
55ºC a 125ºC o 0ºC
a 75ºC.
*Alimentación de 3
volts.

4. Para cada una de los diferentes tipos de memorias vistas en clase (RAM y ROM) elabore una lista
de por lo menos 5 ejemplos en los que se utilicen cada una de estas memorias y justifique su uso.

 Un bit de RAM estática se construye como un circuito flip-flop que permite que la corriente fluya
de un lado a otro basándose en cuál de los dos transistores es activado.

 SDRAM entrelaza dos o más matrices de memoria interna de tal forma que mientras que se está
accediendo a una matriz, la siguiente se está preparando para el acceso.

 La mayoría de los computadores personales contienen una pequeña cantidad de ROM que
almacena programas críticos tales como aquellos que permiten arrancar la máquina
BIOS CMOS.

 Memorias ROM EPROM y Flash EEPROM pueden ser programadas y reprogramadas varias
veces.

 Memoria de Sólo Lectura Borrable y Programable Eléctricamente EEPROM es una variante del
EPROM que no requiere rayos ultravioletas y puede reprogramarse en el propio circuito,
pudiendo acceder a los bits de información de manera individual y no en conjunto.

5. Especifique las diferencias entre PLD`s y FPGA`s


Si medimos la densidad de los elementos lógicos programables en puertas lógicas equivalentes (número de puertas
NAND equivalentes que podríamos programar en un dispositivo) podríamos decir que en un CPLD hallaríamos
del orden de decenas de miles de puertas lógicas equivalentes y en una FPGA del orden de cientos de miles hasta
millones de ellas.

Aparte de las diferencias en densidad entre ambos tipos de dispositivos, la diferencia fundamental entre las FPGAs
y los CPLDs es su arquitectura. La arquitectura de los CPLDs es más rígida y consiste en una o más sumas de
productos programables cuyos resultados van a parar a un número reducido de biestables síncronos (también
denominados flip-flops). La arquitectura de las FPGAs, por otro lado, se basa en un gran número de pequeños
bloques utilizados para reproducir sencillas operaciones lógicas, que cuentan a su vez con biestables síncronos. La
enorme libertad disponible en la interconexion de dichos bloques confiere a las FPGAs una gran flexibilidad.

Otra diferencia importante entre FPGAs y CPLDs es que en la mayoría de las FPGAs se pueden encontrar
funciones de alto nivel (como sumadores y multiplicadores) embebidas en la propia matriz de interconexiones, así
como bloques de memoria.

Arquitectura FPGA permite que el chip tenga una capacidad muy alta lógica. Se utiliza en los diseños que
requieren un alto número de puertas y sus retardos son bastante impredecibles debido a su arquitectura.
Por otro lado, CPLD (complejo dispositivo lógico programable) están diseñados utilizando EEPROM. Es más
conveniente en pequeños diseños de compuerta recuento y puesto que es tiene una arquitectura menos compleja,
los retrasos son mucho predecible y es no volátil. CPLD se utiliza a menudo para aplicaciones lógicas simples.

En términos de arquitectura, FPGAs son considerados como dispositivos de "grano fino", mientras
que CPLDs son "grano grueso".

FPGAs están formados por pequeños bloques de lógica, mientras que CPLDs están hechas de bloques más
grandes.

FPGA es un chip de memoria RAM basada en la lógica digital, mientras que se CPLD EEPROM-based.

6. Dada la función

ABCD + ABCD + ABCD +ABCD + ABCD +ABCD + ABCD


A B C D F
0 0 0 0 0 CD
0 0 0 1 0
00 01 11 10
AB
0 0 1 0 1
0 0 1 1 1
00 0 0 1 1
0 1 0 0 0
0 1 0 1 1 01 0 1 1 0
0 1 1 0 0
0 1 1 1 1
11 0 0 1 0
1 0 0 0 0 10 0 0 1 1
1 0 0 1 0
1 0 1 0 1
1 0 1 1 1 F= BC + CD + ABD
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
7. Con base en el diagrama de la figura

A B C F ECUACION CANÓNICA
0 0 0 0
POS
0 0 1 0
0 1 0 0 F= (A+B+C)(A+B+C)(A+B+C)(A+B+C)
0 1 1 1
1 0 0 1
SOP
1 0 1 0
1 1 0 1 F = ABC +ABC +ABC +ABC

1 1 1 1

SIMPLIFICANDO POR MAPA DE KARNAUGH SIMPLIFICANDO POR ALGEBRA DE BOOL

F = ABC +ABC +ABC +ABC


C 0 1 1 1
AB
00 0 0 F = BC (A+A) + AC(B+B)

01 0 1
F = BC + AC F = BC + AC
11 1 1
10 1 0

También podría gustarte