TECNOLÓGICO NACIONAL DE MÉXICO

INSTITUTO TECNOLÓGICO DE TUXTEPEC

INGENIERÍA INFORMÁTICA
UNIDAD II

“MEMORIAS”

NOMBRE DE LA ASIGNATURA:

ARQUITECTURA DE COMPUTADORAS

NOMBRE DEL FACILITADOR:

Maria Luisa Acosta Sanjuan

NÚMERO DE ACTIVIDAD:

ACTIVIDAD DE APRENDIZAJE No 3
Temporización

PRESENTA (N): WILLIAMS DE LA O GOMEZ

SEMESTRE: TERCER SEMESTRE

PERIODO: AGOSTO-DICIEMBRE 2019

30 DE SEPTIEMBRE DE 2019.
INTRODUCCION

El temporizador es un circuito digital, dispone de dos salidas, el temporizador

solamente posee un estado estable, el otro estado es inestable, permanece
en su estado estable, hasta que se activa con un pulso de entrada, una vez
que se activa cambia a su estado inestable y ahí permanece por un periodo
fijo de tiempo tw , este tiempo lo determina una constante de tiempo RC
externa que se conecta al temporizador, después de que transcurre el tiempo
tw , las salidas dos salidas del temporizador regresan a su estado estable,
hasta que se activan otra vez.

Para una correcta operación de la memoria es necesaria una temporización

adecuada de las señales aplicadas a sus líneas. Existe una variedad de
memorias, cada una de ellas requiere de su propia temporización. A
continuación se muestran solo las de lectura y escritura.

ZDESARROLLO

Temporización en General

•Las operaciones de transferenciade datos hacia o desde el 8086 ocupan al

menos un bus cycle.

•Cada bus cycle consiste en4períodos de reloj del sistema (T),T1, T2,T3, T4.

•Si el reloj funciona a 5 MHz:-T = 1/5 MHz = 0.2 ms-Bus cycle = 4 T = 0.8
ms=800ns-Velocidad máxima de lect. o esc. de datos de la memoria o del
espaciode E/S = 1/0.8 = 1.25 millones de operaciones por seg.-El 8086 puede
ejecutar 2.5 millonesde inst. por seg.(MIPS) debido a que posee una cola
interna.

•T1:-La direcciónde la memoria o del puerto de E/S es enviada por el micro-Se

proporcionan las señales de controlALE, DT/#R y M/#IO que indica si el canal
de direcciones contiene una dir. de la memoria o el número de un puerto para
un disp. de E/S.
Ciclo de lectura y ciclo de escritura

Un ciclo de lectura o escritura comienza con la aplicación de una dirección en

las líneas de direccionamiento (bus de direcciones), la línea CE’ (como se ve
en la tabla de verdad) debe
estar en cero desde
aproximadamente el mismo
momento. Si es una lectura
R/W’ debe colocarse en 1.
Los datos a leer
aparecerán en las líneas de
salida de datos(Dout) al
cabo del tiempo TA, este es
el tiempo de lectura. Si es
una escritura R/W’ debe
colocarse en 1 un tiempo
mínimo tAW (tiempo de
fijación de la dirección),
después del cual debe
pasar a 0 para indicar una
operación de escritura,
valor en el cual debe mantenerse al menos el tiempo tWP (ancho del pulso de
escritura) para garantizar que los datos se han almacenado en la RAM. Los
datos a escribir deben estar en las líneas de entrada de datos (Din)
aproximadamente en el momento que aparece la nueva dirección y
mantenerse hasta después del tiempo tWP. El tiempo tC es el tiempo de ciclo,
indicativo de la cantidad de operaciones sucesivas por unidad de tiempo
Señal READYy Estados de espera(WS)

•La entrada Readyproduce estados de espera para componentes de memoria

y E/S más lentos.

•Un estado de espera (Tw) es un período adicional de reloj introducido entre

T2 y T3 para alargar el ciclo de lectura o escritura.

•Si se introduce un estado de espera, entonces el ciclo se alarga por un

período de reloj.

•La entrada Ready se muestrea al final de T2 y, de nuevo, en la mitad de Tw.

•La entrada Ready en el 8086 tiene algunos requisitos estrictos de

temporización.En el siguiente diagrama se muestra que Ready ocasiona un
estado de espera (Tw) junto con los tiempos requeridos de preparación y
retención del reloj del sistema.

•Los requisitos de temporización para esta operación se cumplen con los

circuitos internos de temporización de Ready en el generador de reloj 8284A.
CONCLUSIÓN

En conclusión la finalidad de la temporización es medir el tiempo del paso de

una señal desde un nodo del circuito hasta otro punto, para sincronizar las
diversas operaciones que realizan los diferentes subcomponentes del
sistema informático.

BIBLIOGRAFÍA

www1.frm.utn.edu.ar