Está en la página 1de 15

Unidad 3 / Escenario 6

Lectura Fundamental

Aplicaciones de la lógica secuencial

Contenido

1 Contadores

2 Registros de desplazamiento

Referencias

Palabras clave: Lógica Secuencial, Contadores, Registros


1. Contadores

Los contadores hacen uso de una aplicación importante de los circuitos con Flip-Flops conectados en serie: “la
división de frecuencia”. Cuando se conecta un grupo de Flip-Flops en modo basculante (entradas J y K en ALTO)
como en la figura 1 y se aplica un pulso de reloj al Flip-Flop FF0 y su salida Q0 se conecta a la entrada de reloj
del Flip-Flop FF1, es posible ver en la figura 2 que la salida Q1 se activa a la mitad de la frecuencia del reloj.
En las conexiones sucesivas, para FF2 y FF3 sucede el mismo fenómeno, de tal forma que la salida Q3 tiene una
frecuencia de fCLK /16.

Figura 1: Flip-Flops conectados en serie. Elaboración propia.

Figura 2: Diagrama de tiempos del circuito divisor de frecuencia. Elaboración propia.

Ahora, si se analiza el conjunto de las salidas Q3, Q2, Q1 y Q0, es posible ver que siguen la misma secuencia de
conteo de los números binarios. La figura 2 se modificó para reflejar esta situación (figura 3).

Figura 3: Conteo binario usando las salidas de los Flip-Flops. Elaboración propia.

Existen diferentes 2 tipos principales de contadores: ası́ncronos y sı́ncronos. Estos tipos se explican a continuación.

POLITÉCNICO GRANCOLOMBIANO 1
1.1. Contadores ası́ncronos

El contador presentado anteriormente se conoce como contador de rizo y es el tipo más sencillo de contador
ası́ncrono. El término ası́ncrono se debe a que los cambios de estados no suceden “en sincronı́a” con el pulso de
reloj (Tocci, Widmer, y Moss, 2007, p.363). La razón para esto está en los tiempos de propagación de la señal
de reloj hacia los diferentes Flip-Flops, que generan un retardo pequeño. Por ejemplo, si un Flip-Flop tiene un
tiempo de retardo, desde que llega el pulso de reloj, hasta que se genera un cambio en su salida, de 10µs, luego de
4 Flip-Flops, la salida Q3 cambiará 40µs más tarde que el flanco de bajada del pulso de reloj. Esta es una de las
desventajas importantes de los contadores de rizo.

Otra caracterı́stica importante de los contadores es el módulo o cantidad de cuentas posibles, antes de regresar
al estado inicial. El módulo también está relacionado con la frecuencia de activación del contador, es decir, para
una señal de reloj con frecuencia f , un conteo completo se realizará con una frecuencia de f /M OD, siendo MOD
el módulo del contador.

1.1.1. Contador ası́ncrono de 2 bits

En la figura 4a se presenta otra forma de conectar los Flip-Flops para obtener un contador ası́ncrono ascendente.
En este caso, se trata de un contador de 2 bits, o de módulo 4. Fı́jese que ahora los Flip-Flops son de activación
por flanco ascendente. Además, no se hace uso de la salida Q, sino de Q. Este cambio se puede comprender en el
diagrama de tiempos, que muestra cómo los flancos de subida del reloj concuerdan con los de las salidas Q0 y Q1.

Q1 Q0
0 0
0 1
1 0
1 1
0 0
(a) Circuito (b) Diagrama de tiempos (c) Sucesión de conteo

Figura 4: Contador ası́ncrono de 2 bits. Elaboración propia.

1.1.2. Contador ası́ncrono de 3 bits

En la figura 5 se presenta el diagrama y tabla de secuencia de un contador ası́ncrono de 3 bits. Además, se trata
de un contador de módulo 8. De manera general, siendo N la cantidad de Flip-Flops de un contador, el módulo
máximo que puede tener es M OD = 2N (Tocci y cols., 2007, p.364).

POLITÉCNICO GRANCOLOMBIANO 2
Q2 Q1 Q0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
(a) Circuito (b) Sucesión de conteo

Figura 5: Contador ası́ncrono de 3 bits. Elaboración propia.

1.1.3. Contador ası́ncrono con secuencia truncada

En ocasiones no es necesario realizar la cantidad máxima de cuentas posibles para un contador. Por ejemplo, si se
quiere visualizar en un reloj digital los números del 0 al 5, serı́a necesario reiniciar el contador después de realizar
6 cuentas.

Generalmente, un Flip-Flop cuenta con dos entradas ası́ncronas: una entrada de establecimiento (SET, para ponerlo
en un nivel ALTO) y una de reseteo (llamada CLR o CLEAR, para ponerlo en un nivel BAJO), que no dependen
del pulso de reloj. La entrada CLR se puede aprovechar para reiniciar el conteo.

La forma como se usa esta entrada es analizando en qué valor se debe truncar la cuenta y decodificando dicho
valor mediante una compuerta AND. En el ejemplo del reloj, el valor a utilizar es el número 6 (110), de tal forma
que cuando se detecte ese valor se envı́e la señal de CLR a los Flip-Flops. Esto sucederá por un tiempo muy corto,
pues en el momento en el que los Flip-Flops se ponen en CLEAR, la condición de que activó la AND deja de
existir.

En la figura 6a se presenta el circuito mencionado. En este caso no fue necesario tener en cuenta el 0 del bit menos
significativo para las entradas de la AND, pues un nivel ALTO en Q2 y Q1 es suficiente para determinar que el
conteo debe reiniciar (esta condición nunca sucede previamente). La tabla de sucesión de estados muestra cómo
después de llegar a 5, el siguiente valor posible del contador es 0.

Q2 Q1 Q0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
0 0 0
(a) Circuito (b) Sucesión de conteo

Figura 6: Contador de módulo 6 (MOD6). Elaboración propia.

POLITÉCNICO GRANCOLOMBIANO 3
Sabı́as que...
Aunque el valor que resetea un contador ası́ncrono con secuencia truncada no se presenta en la salida
sino por un periodo corto de tiempo, este periodo puede ser suficiente para generar errores en otros circuitos
de mayor velocidad a los del contador. Esta, junto con los tiempos de retardo en la propagación del reloj,
forman dos desventajas importantes al momento de implementar un contador ası́ncrono.

1.1.4. Contador BCD de rizo

El diseño de un contador BCD ası́ncrono sigue los mismos lineamientos del contador de secuencia truncada. En
este caso, el valor a decodificar es el 10 (1010), para lo cual basta con detectar un nivel ALTO en las salidas Q3 y
Q1. El circuito de contador BCD de rizo y la tabla de secuencias se encuentran en la figura 7.

Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
(a) Circuito (b) Sucesión de conteo

Figura 7: Contador de BCD de rizo (MOD10). Elaboración propia.

1.2. Contadores sı́ncronos

A diferencia de los contadores ası́ncronos, “un contador sı́ncrono es aquel en el que todos los Flip-Flops del contador
reciben en el mismo instante la señal de reloj” (Floyd, 2010, p.487). De esta manera se evita el inconveniente de
los tiempos de propagación: todos los Flip-Flops reciben el pulso de reloj en un mismo momento. Los contadores
sı́ncronos también se conocen como contadores en paralelo.

En la figura 8 se encuentra un contador sı́ncrono de 2 bits. Las entradas J y K de FF0 siguen estando conectadas
a ALTO para que basculen con cada pulso de reloj. La salida Q0 se conecta a las entradas J y K del FF1, de tal
forma que cuando Q0 está en ALTO, Q1 va a bascular en el siguiente pulso de reloj.

Para secuencias de conteo mayores, es necesario encontrar las condiciones para las cuales los Flip-Flops superiores
deben cambiar su estado. En la figura 9 se muestra el circuito correspondiente. Note que la condición es Q1 Q0 ,
equivalente al máximo número que pueden contar los dos bits previos. Un contador de 4 bits utiliza el contador
de 3 bits mostrado y en la entrada del FF4 toma la condición Q2 Q1 Q0 para bascular.

POLITÉCNICO GRANCOLOMBIANO 4
Figura 8: Contador sı́ncrono de 2 bits. Basado en (Floyd, 2010).

Figura 9: Contador sı́ncrono de 3 bits. Basado en (Floyd, 2010).

En la tabla 1 se encuentran algunas referencias de contadores sı́ncronos y ası́ncronos comúnes. El diseño de


contadores sı́ncronos se revisará nuevamente en el escenario 8. En este momento lo invito a regresar al escenario
para revisar el diseño de contadores modulares y hacer algunos ejercicios de refuerzo de la temática vista hasta el
momento.

Tipo Descripción
74LS93 Contador binario ası́ncrono de 4 bits.
74HC162 Contador de décadas BCD sı́ncrono
74HC163 Contador binario sı́ncrono de 4 bits
74HC190 Contador de décadas ascendente/descedente

Tabla 1: Algunas referencias de contadores. Elaboración propia.

2. Registros de desplazamiento

Un registro consiste en un grupo de Flip-Flops interconectados, que pueden o no tener elementos de lógica com-
binacional para realizar transiciones o paso de información entre ellos. Debido a la capacidad que se tiene para
mover datos, se les conoce también como registros de desplazamiento. Según Mano (2014): “Un registro de n bits
consiste en un grupo de n Flip-Flops capaces de almacenar n bits de información binaria” (p.217).

De acuerdo a la manera como se realiza el desplazamiento de la información y según sea la disposición de entradas

POLITÉCNICO GRANCOLOMBIANO 5
y salidas del registro, un registro de desplazamiento puede ser:

• Con entrada y salida en serie.

• Con entrada en serie y salida en paralelo.

• Con entrada en paralelo y salida en serie.

• Con entrada y salida en paralelo.

• Anulares o con rotación.

2.1. Entrada y salida en serie

Se trata del registro más sencillo, cuenta únicamente con una entrada y una salida. La información se va desplazando
por el conjunto de Flip-Flops de manera interna, hasta llegar a la salida. En la figura 10 se presenta un circuito
formado por dos Flip-Flops tipo D, con activación por flanco positivo. Un ejemplo de funcionamiento puede ser el
siguiente:

1. El registro se encuentra inicialmente sin datos en los Flip-Flops.

2. La señal de datos D se pone en ALTO. En el siguiente flanco positivo, el estado de FF0 se pone en SET
debido a esta entrada.

3. La señal de datos D pasa a BAJO. En el siguiente flanco positivo, FF0 se pone en RESET y el dato que
estaba en FF0 pasa a FF1 (Se pone en SET).

4. La señal de datos D se mantiene en BAJO. En el siguiente flanco positivo, FF0 se mantiene en RESET y
FF1 pasa a RESET.

Figura 10: Registro con entrada y salida en serie. Elaboración propia.

El análisis realizado se ve reflejado en el diagrama de tiempos de la figura 11. Tenga en cuenta que en este tipo
de registros no hay acceso a la información de los Flip-Flops intermedios, solo a lo que hay en la salida. En ese
sentido, se trata de una estructura FIFO (First In First Out, el primero que entra es el primero en salir). Note
además que la señal de entrada aparece reflejada en la salida dos pulsos de reloj después (este tiempo está dado
por los dos Flip-Flops que tiene que atravesar para llegar a la salida).

En los diagramas de tiempos es importante tener en cuenta la información que hay en los registros en el momento
exacto del flanco de activación (positivo o negativo). Esto se puede ver en el tiempo 1, cuando el flanco es de
subida, aparentemente D está en ALTO, pero realmente esto sucede un tiempo después.

POLITÉCNICO GRANCOLOMBIANO 6
Figura 11: Diagrama de tiempos de un registro con entrada y salida en serie de 2 bits. Elaboración propia.

2.2. Entrada en serie y salida en paralelo

En este tipo de registros, existe una entrada de datos y n salidas (según la cantidad de Flip-Flops). En este
caso, por cada pulso de reloj la información que se encuentra en la entrada de datos D se va propagando a FF0,
luego a FF1 y ası́ sucesivamente. La diferencia con el anterior tipo de registro está en que los datos se encuentran
disponibles en paralelo. En la figura 12 se encuentra un circuito de este tipo y en la figura 13 su diagrama de
tiempos.

Figura 12: Registro con entrada en serie y salida en paralelo. Elaboración propia.

Figura 13: Diagrama de tiempos de un registro con entrada en serie y salida en paralelo. Elaboración propia.

2.3. Entrada en paralelo y salida en serie

Este tipo de registro cuenta con una entrada de carga LOAD, con nivel activo bajo para cargar datos en el registro
de forma paralela. Si la entrada se pone en ALTO se toma como una señal de habilitación SHIFT, que permite
desplazar los datos y en el registro. Un registro de este tipo, de 4 bits, se encuentra en la figura 14.

POLITÉCNICO GRANCOLOMBIANO 7
Figura 14: Registro con entrada en paralelo y salida en serie. Elaboración propia.

En la figura 15 se presenta un diagrama de tiempos de ejemplo. En este diagrama se puede ver cómo en la primera
parte la señal de control está activa en LOAD (Nivel BAJO en la entrada). En ese momento, la salida Q solo
puede tomar el valor cargado en FF3. Posteriormente, la señal pasa a nivel ALTO, activando el modo SHIFT, que
desplaza la información almacenada en el registro (FF3:1, FF2:0, FF1:1 y FF0:0). Este desplazamiento se realiza
durante 4 pulsos de reloj. Tenga en cuenta que la entrada del Flip-Flop FF0 está en 0, por lo tanto el registro
se va borrando (se pone en nivel BAJO) a medida que pasan los pulsos de reloj. En el flanco de subida 6, el
registro vuelve a cargar información de sus entradas (FF3:0, FF2:0, FF1:1 y FF0:1) y empieza a desplazarse para
los flancos siguientes.

Figura 15: Diagrama de tiempos de un registro con entrada en paralelo y salida en serie. Elaboración propia.

2.3.1. Entrada y salida en paralelo

El registro de entrada y salida en paralelo cuenta con n entradas y n salidas, según la cantidad de Flip-Flops que
lo conformen. Básicamente este registro presenta en sus salidas lo que esté en las entradas, de acuerdo al pulso
de reloj. En la figura 16 se muestra el circuito correspondiente y en la figura 17 se encuentra un ejemplo con su
diagrama de tiempos.

POLITÉCNICO GRANCOLOMBIANO 8
Figura 16: Registro con entrada y salida en paralelo. Elaboración propia.

Figura 17: Diagrama de tiempos de un registro con entrada en paralelo y salida en serie. Elaboración propia.

2.3.2. Anulares o con rotación

En este tipo de registros existe una realimentación de la salida en la entrada. El desplazamiento puede ser en un
sentido o en el otro, dependiendo de la construcción del registro. La única diferencia con un registro de entrada
serie y salida serie con uno anular, es la realimentación de la salida. La rotación puede hacerse también de manera
bidireccional.

2.4. Aplicaciones de los registros

Los registros tienen diversas aplicaciones en los circuitos digitales. Una de ellas es la conversión de datos seriales
a paralelos y viceversa. También son útiles para generar retardos de tiempo (usando registros de entrada y salida
serial, como se mostró en su momento). Finalmente, es posible hacer contadores utilizando registros anulares o de
rotación.

Para finalizar, en la tabla 2 se presentan a continuación algunas referencias de circuitos integrados aplicables a los
registros.

Lo invito a regresar nuevamente a la lectura para verificar sus conocimiento sobre los registros, diagramas de
tiempos y su funcionamiento. Encontrará además algunas lecturas sobre memoria ROM y RAM, que complementan

POLITÉCNICO GRANCOLOMBIANO 9
Tipo Descripción
74HC164 Registro de desplazamiento de 8 bits, con entrada serie y salida paralelo.
74HC165 Registro de desplazamiento de 8 bits, con entrada paralelo/serie y salida serie.
74HC194 Registro de desplazamiento de 4 bits, universal bidireccional.
74HC195 Registro de desplazamiento de 4 bits, con entrada y salida en paralelo.

Tabla 2: Algunas referencias de registros. Elaboración propia.

lo visto con respecto a los registros.

POLITÉCNICO GRANCOLOMBIANO 10
Índice de figuras

1 Flip-Flops conectados en serie. Elaboración propia. . . . . . . . . . . . . . . . . . . . . . . . . . . .

2 Diagrama de tiempos del circuito divisor de frecuencia. Elaboración propia. . . . . . . . . . . . . .

3 Conteo binario usando las salidas de los Flip-Flops. Elaboración propia. . . . . . . . . . . . . . . .

4 Contador ası́ncrono de 2 bits. Elaboración propia. . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5 Contador ası́ncrono de 3 bits. Elaboración propia. . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6 Contador de módulo 6 (MOD6). Elaboración propia. . . . . . . . . . . . . . . . . . . . . . . . . . .

7 Contador de BCD de rizo (MOD10). Elaboración propia. . . . . . . . . . . . . . . . . . . . . . . . .

8 Contador sı́ncrono de 2 bits. Basado en (Floyd, 2010). . . . . . . . . . . . . . . . . . . . . . . . . .

9 Contador sı́ncrono de 3 bits. Basado en (Floyd, 2010). . . . . . . . . . . . . . . . . . . . . . . . . .

10 Registro con entrada y salida en serie. Elaboración propia. . . . . . . . . . . . . . . . . . . . . . . .

11 Diagrama de tiempos de un registro con entrada y salida en serie de 2 bits. Elaboración propia. . .

12 Registro con entrada en serie y salida en paralelo. Elaboración propia. . . . . . . . . . . . . . . . .

13 Diagrama de tiempos de un registro con entrada en serie y salida en paralelo. Elaboración propia. .

14 Registro con entrada en paralelo y salida en serie. Elaboración propia. . . . . . . . . . . . . . . . .

15 Diagrama de tiempos de un registro con entrada en paralelo y salida en serie. Elaboración propia. .

16 Registro con entrada y salida en paralelo. Elaboración propia. . . . . . . . . . . . . . . . . . . . . .

17 Diagrama de tiempos de un registro con entrada en paralelo y salida en serie. Elaboración propia. .

POLITÉCNICO GRANCOLOMBIANO 11
Índice de tablas

1 Algunas referencias de contadores. Elaboración propia. . . . . . . . . . . . . . . . . . . . . . . . . .

2 Algunas referencias de registros. Elaboración propia. . . . . . . . . . . . . . . . . . . . . . . . . . .

POLITÉCNICO GRANCOLOMBIANO 12
Referencias

Floyd, T. L. (2010). Fundamentos de sistemas digitales. Pearson Prentice Hall. (OCLC: 893578510)
Mano, M. M. (2014). Diseño digital: con una introducción a Verilog HDL. Naucalpan de Juárez, México: Pearson
Educación. (OCLC: 881629816)
Tocci, R. J., Widmer, N. S., y Moss, G. L. (2007). Sistemas digitales: principios y aplicaciones. México [etc.:
Pearson Educación. (OCLC: 804512544)

POLITÉCNICO GRANCOLOMBIANO 13
INFORMACIÓN TÉCNICA

Módulo: Sistemas digitales y ensambladores


Unidad 3: Diseño con lógica secuencial
Escenario 6: Aplicaciones de la lógica secuencial

Autor: Gabriel Eduardo Ávila Buitrago

Asesor Pedagógico: Jeimmy Lorena Romero Perilla


Diseñador Gráfico: Leonardo Stiglitch Campos
Asistente: Jhon Edwar Vargas Villa

Este material pertenece al Politécnico Grancolombiano.


Por ende, es de uso exclusivo de las Instituciones
adscritas a la Red Ilumno. Prohibida su reproducción
total o parcial.

POLITÉCNICO GRANCOLOMBIANO 14