Está en la página 1de 8

E.T.S.

de Ingenieros Industriales Electrónica Industrial, 4º curso

5.1. Introducción a los sistemas digitales

5.1.1. Sistemas digitales [Š Wakerly 1.2 pág. 3]


5.1.2. Puertas y señales lógicas [Š Wakerly 1.3 pág. 6]
5.1.3. Representación de la lógica digital [Š Wakerly
1.10 pág. 19]

5.1.4. Niveles de definición y de jerarquía


5.1.5. Sistemas combinacionales y sistemas
secuenciales

ULPGC Electrónica Industrial - 4º ETSII 1

5.1.1. Sistemas digitales

• Tipos de señales
– Continuas en el tiempo (analógicas)
– Discretas (muestras de señales analógicas)
• Definición de sistema digital:
– sistema que procesa información en forma digital o discreta
• Lógica positiva y lógica negativa

ULPGC Electrónica Industrial - 4º ETSII 2

® «Roberto Sarmiento y Sebastián López»


E.T.S. de Ingenieros Industriales Electrónica Industrial, 4º curso

5.1.1. Sistemas digitales

• Definición de señales digitales

ULPGC Electrónica Industrial - 4º ETSII 3

5.1.2. Puertas y señales lógicas

• Sistema binario “L” o nivel bajo y “H” o nivel alto que


corresponden a “0” y a “1” con lógica positiva
• Elementos básicos: AND, OR y NOT

X X
(a) X AND Y (b) X OR Y (c) X NOT X
Y Y
X•Y X+Y X′

X Y X AND Y X Y X OR Y X NOT X
0 0 0 0 0 0 0 1
0 1 0 0 1 1 1 0
1 0 0 1 0 1
1 1 1 1 1 1 Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e

ULPGC Electrónica Industrial - 4º ETSII 4

® «Roberto Sarmiento y Sebastián López»


E.T.S. de Ingenieros Industriales Electrónica Industrial, 4º curso

5.1.2. Puertas y señales lógicas


• Puertas básicas: NAND y NOR
X X
(a) X NAND Y (b) X NOR Y
Y Y
(X • Y)′ (X + Y)′

X Y X NAND Y X Y X NOR Y
0 0 1 0 0 1
0 1 1 0 1 0
1 0 1 1 0 0
1 1 0 1 1 0

Copyright © 2000 by Prentice Hall, Inc.


• Elementos más complejos
Digital Design Principles and Practices, 3/e

X
X•Y
Y

X′ F
X • Y + X′ • Y′ • Z
Y′ X′ • Y′ • Z

ULPGC Electrónica Industrial - 4º ETSII 5

5.1.3. Representación de la lógica digital

• Representación a nivel de
VCC
transistores

Z
• Se usa en exclusiva para
representar elementos
B
sencillos, como puertas y
S
elementos básicos

ULPGC Electrónica Industrial - 4º ETSII 6

® «Roberto Sarmiento y Sebastián López»


E.T.S. de Ingenieros Industriales Electrónica Industrial, 4º curso

5.1.3. Representación de la lógica digital


T a b le 1 - 1 S A B Z
Truth table for the
• Tablas de verdad
multiplexer function. 0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
• Diagramas (esquemas)
lógicos
A ASN
SN
S
Z
SB
B

ULPGC Electrónica Industrial - 4º ETSII 7

5.1.3. Representación de la lógica digital


• Bloques funcionales (por ejemplo, un multiplexor)
74x157
15
G
1
S S
2
A 1A 4
3 1Y Z
B 1B
5
2A 7
6 2Y
2B
11
3A 9
10 3Y
3B
14
4A 12
13 4Y
4B

Copyright © 2000 by Prentice Hall, Inc.


Digital Design Principles and Practices, 3/e

• Ecuaciones (por ejemplo Z = S´ • A + S • B)

ULPGC Electrónica Industrial - 4º ETSII 8

® «Roberto Sarmiento y Sebastián López»


E.T.S. de Ingenieros Industriales Electrónica Industrial, 4º curso

5.1.3. Representación de la lógica digital


module chap1mux Table 1-2
• Lenguajes de title 'Two-input multiplexer example' ABEL program for
CHAP1MUX device 'P16V8' the multiplexer.
descripción de
A, B, S pin 1, 2, 3;
hardware (HDL= Z pin 13 istype 'com';
hardware description equations
languages)
WHEN S == 0 THEN Z = A; ELSE Z = B;

end chap1mux
• Hay varios: por
Table 1-3 library IEEE;
ejemploVHDL program for use IEEE.std_logic_1164.all;
the multiplexer.
– ABEL entity Vchap1mux is
port ( A, B, S: in STD_LOGIC;
– VHDL Z: out STD_LOGIC );
– Verilog end Vchap1mux;

architecture Vchap1mux_arch of Vchap1mux is


begin
Z <= A when S = ?0? else B;
end Vchap1mux_arch;

ULPGC Electrónica Industrial - 4º ETSII 9

5.1.4. Niveles de definición y de jerarquía


• Jerarquía de una descripción
– Nivel de sistema
– Nivel algorítmico
– Nivel de transferencias de registros
– Nivel de puertas lógicas
– Nivel de transistores
• Definición (especificación) de un sistema:
– Estructural
• Se define por los componentes del sistema y sus conexiones.
Indica la forma en que se ha armado el sistema, no lo que hace.
• Una forma general y conveniente de especificar la estructura de
un sistema es con un diagrama de bloques.
– De comportamiento ⇒ función
• Que hace el sistema.
• Se especifican las entradas y salidas y como las salidas
responden a las entradas.

ULPGC Electrónica Industrial - 4º ETSII 10

® «Roberto Sarmiento y Sebastián López»


E.T.S. de Ingenieros Industriales Electrónica Industrial, 4º curso

5.1.4. Niveles de definición y de jerarquía


• Comportamiento
– Funcionalidad de los componentes
module add
title ‘Adder Exercise’

“ Input and output pins


A7..A0, B7..BO pin;
SUM8..SUM0 pin istype ‘com’;
“ Set definitions
A = [0, A7..A0]
B = [0, B7..B0]
B = [SUM8..SUM0]

equations
SUM = A + B
end add

ULPGC Electrónica Industrial - 4º ETSII 11

5.1.4. Niveles de definición y de jerarquía

• Estructural
– Conectividad entre componentes

ULPGC Electrónica Industrial - 4º ETSII 12

® «Roberto Sarmiento y Sebastián López»


E.T.S. de Ingenieros Industriales Electrónica Industrial, 4º curso

5.1.4. Niveles de definición y de jerarquía


• Estructural
– Conectividad entre componentes

ULPGC Electrónica Industrial - 4º ETSII 13

5.1.4. Niveles de definición y de jerarquía

• Física
– Una descripción del despliegue “layout”

ULPGC Electrónica Industrial - 4º ETSII 14

® «Roberto Sarmiento y Sebastián López»


E.T.S. de Ingenieros Industriales Electrónica Industrial, 4º curso

5.1.5. Sistemas combinacionales y sistemas secuenciales

• Sistemas combinacionales
– Realizan una función a partir de las entradas
– Las salidas dependen únicamente de las entradas

• Sistemas secuenciales
– Las salidas dependen únicamente de las entradas y del
estado anterior
– En general, un sistema secuencial está compuesto por un
sistema combinacional y por una memoria

ULPGC Electrónica Industrial - 4º ETSII 16

® «Roberto Sarmiento y Sebastián López»