Está en la página 1de 1

Un biestable (flip-flop en ingl�s), es un multivibrador capaz de permanecer en uno

de dos estados posibles durante un tiempo indefinido en ausencia de


perturbaciones.1? Esta caracter�stica es ampliamente utilizada en electr�nica
digital para memorizar informaci�n. El paso de un estado a otro se realiza variando
sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en:

As�ncronos: solamente tienen entradas de control. El m�s empleado es el biestable


RS.
S�ncronos: adem�s de las entradas de control posee una entrada de sincronismo o de
reloj.
Si las entradas de control dependen de la de sincronismo se denominan s�ncronas y
en caso contrario as�ncronas. Por lo general, las entradas de control as�ncronas
prevalecen sobre las s�ncronas.

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco
(de subida o de bajada). Dentro de los biestables s�ncronos activados por nivel
est�n los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.

Los biestables s�ncronos activos por flanco (flip-flop) se crearon para eliminar
las deficiencias de los latches (biestables as�ncronos o sincronizados por nivel).

�ndice
1 Biestable RS
1.1 Biestable RS (Set Reset) as�ncrono
1.2 Biestable RS (Set Reset) s�ncrono
2 Biestable D (Data o Delay)
3 Biestable T (Trigger)
4 Biestable JK
4.1 Biestable JK activo por flanco
4.2 Biestable JK Maestro-Esclavo
5 Ejemplo con componentes discretos
6 Aplicaci�n
7 Secuenciaci�n y metaestabilidad
8 V�ase tambi�n
9 Referencias
Biestable RS
Descripci�n

Cronograma del biestable RS.


Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas
principales permiten al ser activadas:

R: el borrado (reset en ingl�s), puesta a 0 o nivel bajo de la salida.


S: el grabado (set en ingl�s), puesta a 1 o nivel alto de la salida
Si no se activa ninguna de las entradas, el biestable permanece en el estado que
pose�a tras la �ltima operaci�n de borrado o grabado. En ning�n caso deber�an
activarse ambas entradas a la vez, ya que esto provoca que las salidas directa (Q)
y negada (Q') queden con el mismo valor: a bajo, si el flip-flop est� construido
con puertas NOR, o alto, si est� construido con puertas NAND. El problema de que
ambas salidas queden al mismo estado est� en que al desactivar ambas entradas no se
podr� determinar el estado en el que quedar�a la salida. Por eso, en las tablas de
verdad, la activaci�n de ambas entradas se contempla como caso no deseado (N. D.).