Reglamento Isa

ISA: Instruction Set Architecture
Ing. Wilson Javier Pérez Holguín
UPTC Facultad Seccional Sogamoso

Escuela de Ingeniería Electrónica
Introducción
2
 Las INSTRUCCIONES MÁQUINA son las acciones elementales que

puede ejecutar un computador.
 Una acción compleja deberá codificarse como una SECUENCIA DE

INSTRUCCIONES máquina denominada programa.
 La ARQUITECTURA DE UN PROCESADOR, entendida como el

conjunto de recursos operativos disponibles por un programador a nivel
de lenguaje máquina se define a partir del REPERTORIO DE
INSTRUCCIONES (ISA: Instruction Set Architecture).
 Una INSTRUCCIÓN codifica una operación básica que el computador

realiza sobre unos datos ubicados en la memoria o en los registros de la
máquina y a los que accede utilizando un modo de direccionamiento.
Ing. Wilson Javier Pérez Holguín, UPTC Facultad Seccional Sogamoso, Escuela de Ingeniería Electrónica 2
Introducción
3
 La arquitectura ISA de un procesador viene determinada por:
 Los tipos de datos y formatos que pueden manejar las instrucciones

(naturales, enteros, reales, caracteres, etc).
 Modos de direccionamiento de los datos en memoria: inmediato, directo,
indirecto, etc.
 Conjunto básico de operaciones que se pueden realizar sobre los datos: suma,
resta, etc.
Introducción
4
 Representación arquitectura ISA
Tipo de Direccionamiento
Indirecto
Directo
Inmediato
ADD OR SUB AND MUL XOR
Entero Operaciones
Natural
Real
Tipo de Datos
Introducción
5
 Propiedad de ortogonalidad
 Un repertorio es ortogonal cuando las instrucciones puedan combinar los

valores de los tres factores sin ninguna restricción.
Tipo de Direccionamiento
Indirecto
Directo
Inmediato (MUL, Real, Indirecto)

Entero Operaciones
Natural
Real
Tipo de Datos
Introducción
6
 Propiedad de ortogonalidad
 Un repertorio es ortogonal cuando las instrucciones puedan combinar los

valores de los tres factores sin ninguna restricción.
Tipo de Direccionamiento La ortogonalidad

completa no se da en
Indirecto ningún repertorio real
Directo
Inmediato (MUL, Real, Indirecto)

Entero Operaciones
Natural
Real
Tipo de Datos
7
Caracterización del
Set de Instrucciones
Formatos de Instrucciones
Diseño del Set de Instrucciones
8
 Los tres factores anteriores

 Tipos de datos
 Modos de direccionamiento
 Conjunto de operaciones
se codifican en cada una de las instrucciones siguiendo un FORMATO
PRESTABLECIDO.
 El formato determinará la CANTIDAD DE BITS para la codificación de

las instrucciones y los campos para los factores citados.
 El numero total de instrucciones y tipos de formatos determina la

LONGITUD de la codificación de cada instrucción.
9
 Entre mas corta sea la codificación de una instrucción, mas

RÁPIDAMENTE puede ser buscada en memoria ROM (Fetch) y
decodificada (Decode)
 Las codificaciones cortas de instrucciones serán mejores que las largas

debido a que:
 Ocupan menos espacio en memoria
 Se transfieren mas rápido a la CPU
 Se decodifican mas rápido
10
 En su forma mas general, una instrucción se compone de los siguientes

campos:
 Código de Operación (CO)
 Operandos fuente (OP1, OP2,...)
 Operando destino o Resultado (OPd)
 Instrucción Siguiente (IS)
11
 El campo CO determina la operación que se realiza sobre los operandos

OP1,OP2,... , y el resultado se deja en OPd.
 Lo normal en un repertorio es que el número de operandos fuente no pase de 2.
 La dirección de la instrucción siguiente del campo IS queda implícita en todas

las instrucciones (se trata de la instrucción siguiente del programa) salvo en las
instrucciones de ruptura de secuencia condicional (o incondicional).
Clasificación de los
Sets de Instrucciones
12
Primer criterio: Número de operandos explícitos por instrucción
 3 Operandos Explícitos.
 Ejemplo: ADD B,C,A A←B+C

 Máxima flexibilidad
 Ocupa mucha memoria si los operandos no están en registros
13
 Ejemplo: ADD B,C B←B+C

 Reduce el tamaño de la instrucción
 Se pierde uno de los operandos
14
 1 Operando Explícito.
 Ejemplo: ADD B Acumulador ← <Acumulador> + B

 Supone que tanto fuente como destino son un mismo registro predeterminado
(Acumulador)
 Se pierde un operando fuente
15
 Ejemplo: ADD Cima de la Pila ← <Cima de la Pila> + <Cima de la Pila - 1>

 Computadores que trabajan sobre una pila
16
E = (A-B)*(C+D)
3 Operandos 2 Operandos 1 Operandos 0 Operandos
Add C, D, C Add C, D Load C Push (Load D)

Sub A, B, A Sub A, B Add D Push (Load C)
Mul A, C, E Mul A, C Store C Add
Mov E, A Load A Push (Load B)
Sub B Push (Load A)
Store A Sub
Mul C Mul
Store E Pop (Store E)
17
Eregistro
El = (A-B)*(C+D)
destino se
especifica al final
3 Operandos 2 OperandosC  C + D1 Operandos 0 Operandos

Sub B Push (Load A)
Store A Sub
Mul C Mul
18
E = (A-B)*(C+D)

AA-B
Sub B Push (Load A)
Store A Sub
Mul C Mul
19
E = (A-B)*(C+D)
Add C, D, C Add C, DE  A x C Load C Push (Load D)

Sub B Push (Load A)
Store A Sub
Mul C Mul
20
E = (A-B)*(C+D)
El destino se
especifica al inicio
3 Operandos 2 Operandos 1 Operandos
CC+D 0 Operandos

Sub B Push (Load A)
Store A Sub
Mul C Mul
21
E = (A-B)*(C+D)

AA-B
Sub B Push (Load A)
Store A Sub
Mul C Mul
22
E = (A-B)*(C+D)
Add C, D, C Add C, D LoadA CA x C Push (Load D)

Sub B Push (Load A)
Store A Sub
Mul C Mul
23
E = (A-B)*(C+D)

Sub A, B, A Sub A, B Add E D
A Push (Load C)
Sub B Push (Load A)
Store A Sub
Mul C Mul
24
E = (A-B)*(C+D)

Sub B Push (Load A)
Store A Sub
Mul C Mul
25
Segundo criterio: Forma de almacenar los operandos en la CPU
 Arquitectura de Pila
 Arquitectura de Acumulador
 Arquitectura basada en Registros
 Registro – Memoria (General Purpose Register GPR)

 Registro – Registro (Load – Store)
26
 Ejemplo de código máquina para cada una de las cuatro alternativas

correspondiente a la sentencia de asignación C = A + B
Stack Accumulator Register Register

Register-Memory Load-Store
Push A Load A Add A, B, C Load A, R1

Push B Add B Load B, R2
Add Store C Add R1, R2, R3
Pop C Store R3, C
27
 Ejemplo de código máquina para cada una de las cuatro alternativas

correspondiente a la sentencia de asignación C = A + B
En las arquitecturas
basadas en registros el
Stack Accumulator Register
destino suele ir al final Register
Register-Memory Load-Store
Push A Load A Add A, B, C Load A, R1

Push B Add B Load B, R2
Add Store C Add R1, R2, R3
Pop C Store R3, C
28
Stack Accumulator Register – Memory Register – Register
GPR Load – Store
TOS
ALU ALU ALU ALU
… … … …
… … … …
Memory Memory Memory Memory
29
CPU
M
A
A R
L
U MEMORY
ACC M
D
R
PC MAR Memory Address Register

MDR Memory Data Register
IR ACC Accumulator
The Accumulator Machine Architecture

30
CPU
M
A
A R
L
U
MEMORY
M
D
STACK R

IR ACC Accumulator
The Stack Machine Architecture

31
CPU
M
A
A R
L
U
MEMORY
REGISTER M
FILE D
R

IR ACC Accumulator
The Load/Store Machine Architecture

32

 Las arquitecturas de registros de propósito general (GPR) se clasifican
a su vez atendiendo al número máximo de operandos (2 ó 3) que pueden tener
las instrucciones de la ALU, y cuantos de ellos se pueden ubicar en memoria:
Operandos
Arquitectura
en Memoria
3–0 Registro – Registro (Load - Store)
Utilizan 3 operandos con 0 en memoria. Formato de longitud fija y
codificación simple. Ejm: SPARC, MIPS, Power PC
2–1 Registro – Memoria

Utilizan 2 operandos con 1 ubicado en memoria.
Ejm: Intel 80x86, Motorola 68000
3–3 Memoria – Memoria

Utilizan 3 operandos ubicados en memoria. Ejm: VAX
33
Códigos de Operación de longitud fija y variable
Códigos de longitud fija

 Una máquina con un formato de instrucción que dedica n bits al CO permitirá
2n instrucciones diferentes, cada una de las cuales puede tener diferente número
de operandos (0,1,2,3, etc.).
 Los bits del campo OPERANDOS se pueden utilizar para extender el CO de
aquellas instrucciones con menor número de operandos.
34

 Ejemplo: Partimos de una máquina con instrucciones de longitud fija de 24
bits y consideraremos los siguientes supuestos:
1. La maquina dispone de 16 registros generales
4 4 16
CO R OP
En este caso se pueden codificar 16 instrucciones de 2 operandos: uno en registro y el

otro en memoria
35

 Ejemplo: Partimos de una máquina con instrucciones de longitud fija de 24
bits y consideraremos los siguientes supuestos:
2. Si queremos extender el CO se puede utilizar una de las 16 combinaciones del CO
(quedarían 15 con 2 operandos), por ejemplo CO = 1111, dando la posibilidad de
codificar 16 instrucciones de 1 operando en memoria. Si queremos seguir extendiendo
el CO podemos utilizar CO = 1111 1111 (quedarían 15 con 1 operando) para definir
instrucciones sin operandos (216 = 65.536)
En la siguiente tabla se resume el proceso descrito.
36
37

Otra alternativa: dedicar 2 bits para indicar si la instrucción tiene 0, 1 o 2 operandos:
2 2 4 16
L CO R OP
En este caso podemos codificar los siguientes grupos de instrucciones:

L = 00  CO de 2 bits  4 instrucciones de 2 operandos
L = 01  CO de 6 bits  64 instrucciones de 1 operando
L = 10  CO de 22 bits  4.194.304 instrucciones de 0 operandos
38
Códigos de longitud variable
Optimización del CO variable en función de la frecuencia de las

instrucciones
 Una posibilidad a la hora de codificar las operaciones de un repertorio de instrucciones es
utilizar algún criterio de óptimo. En este sentido tenemos dos alternativas:
a) Frecuencia de aparición en el programa  optimización de memoria
b) Frecuencia de ejecución en el programa  optimización del tráfico CPU-Memoria
 La alternativa b) es la más interesante en la actualidad, pues prima la velocidad de
ejecución sobre la memoria necesaria para almacenar el programa.
39

instrucciones
 Podemos optimizar el CO utilizando la codificación de Huffman, que genera un código de
longitud variable con la propiedad de no superposición de los CO resultantes. Es decir,
garantiza que el CO de una determinada instrucción no coincide con la subcadena inicial
de bits del CO de otra instrucción. La decodificación de un código de Huffman deberá
realizarse de forma serie de izquierda a derecha.
40

instrucciones
 Ejemplo: Supongamos las siguientes frecuencias de ejecución de 7 tipos diferentes de
instrucciones:
41

instrucciones
 Con CO de longitud fija su codificación necesitaría 3 bits. Para obtener el código de
Huffman procedemos de la siguiente manera:
1) Se escriben las instrucciones en una columna y a su derecha su frecuencia de ejecución. Cada
elemento de la columna será un nodo terminal del árbol de decodificación.
2) Se modifica la columna actual uniendo las dos frecuencias menores de dicha columna con arcos,
obteniéndose un nuevo nodo cuyo valor será la suma de los nodos de procedencia.
42

instrucciones
 Con CO de longitud fija su codificación necesitaría 3 bits. Para obtener el código de
Huffman procedemos de la siguiente manera:
3) Se repite el paso 2) hasta llegar a la raíz del árbol que tendrá valor 1 (suma acumulada igual a 1)
4) Se procede a asignar un 1 (0) al arco inferior (menor valor) y 0 (1) al arco superior (mayor valor)
hasta llegar a los nodos terminales
5) Para obtener el código de cada instrucción se recorre el árbol de la raíz a la instrucción concatenando
cada uno de los valores de los arcos encontrados en el camino.
43

instrucciones
 Para nuestro ejemplo tendremos lo siguiente:
44

instrucciones
45

instrucciones
 Realizar de nuevo el ejercicio para la obtención del Código de Huffman para los siguientes
valores de frecuencia de uso de las instrucciones:
ADD 0.50
SUB 0.22
MUL 0.14
DIV 0.05
STA 0.04
LDA 0.03
JMP 0.02

Reglamento Isa

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Reglamento Isa

Cargado por

Copyright:

Formatos disponibles

ISA: Instruction Set Architecture

Ing. Wilson Javier Pérez Holguín

UPTC Facultad Seccional Sogamoso

 Las INSTRUCCIONES MÁQUINA son las acciones elementales que

 Una acción compleja deberá codificarse como una SECUENCIA DE

 La ARQUITECTURA DE UN PROCESADOR, entendida como el

 Una INSTRUCCIÓN codifica una operación básica que el computador

 La arquitectura ISA de un procesador viene determinada por:

 Los tipos de datos y formatos que pueden manejar las instrucciones

 Representación arquitectura ISA

 Un repertorio es ortogonal cuando las instrucciones puedan combinar los

Inmediato (MUL, Real, Indirecto)

 Un repertorio es ortogonal cuando las instrucciones puedan combinar los

Tipo de Direccionamiento La ortogonalidad

Inmediato (MUL, Real, Indirecto)

 Los tres factores anteriores

 El formato determinará la CANTIDAD DE BITS para la codificación de

 El numero total de instrucciones y tipos de formatos determina la

 Entre mas corta sea la codificación de una instrucción, mas

 Las codificaciones cortas de instrucciones serán mejores que las largas

 En su forma mas general, una instrucción se compone de los siguientes

 El campo CO determina la operación que se realiza sobre los operandos

 Lo normal en un repertorio es que el número de operandos fuente no pase de 2.

 La dirección de la instrucción siguiente del campo IS queda implícita en todas

Primer criterio: Número de operandos explícitos por instrucción

 Ejemplo: ADD B,C,A A←B+C

Primer criterio: Número de operandos explícitos por instrucción

 Ejemplo: ADD B,C B←B+C

Primer criterio: Número de operandos explícitos por instrucción

 Ejemplo: ADD B Acumulador ← <Acumulador> + B

Primer criterio: Número de operandos explícitos por instrucción

 Ejemplo: ADD Cima de la Pila ← <Cima de la Pila> + <Cima de la Pila - 1>

Primer criterio: Número de operandos explícitos por instrucción

3 Operandos 2 Operandos 1 Operandos 0 Operandos

Add C, D, C Add C, D Load C Push (Load D)

Primer criterio: Número de operandos explícitos por instrucción

Add C, D, C Add C, D Load C Push (Load D)

Primer criterio: Número de operandos explícitos por instrucción

3 Operandos 2 Operandos 1 Operandos 0 Operandos

Primer criterio: Número de operandos explícitos por instrucción

3 Operandos 2 Operandos 1 Operandos 0 Operandos

Add C, D, C Add C, DE  A x C Load C Push (Load D)

Primer criterio: Número de operandos explícitos por instrucción

Add C, D, C Add C, D Load C Push (Load D)

Primer criterio: Número de operandos explícitos por instrucción

3 Operandos 2 Operandos 1 Operandos 0 Operandos

Primer criterio: Número de operandos explícitos por instrucción

3 Operandos 2 Operandos 1 Operandos 0 Operandos

Add C, D, C Add C, D LoadA CA x C Push (Load D)

Primer criterio: Número de operandos explícitos por instrucción

3 Operandos 2 Operandos 1 Operandos 0 Operandos

Add C, D, C Add C, D Load C Push (Load D)

Primer criterio: Número de operandos explícitos por instrucción

3 Operandos 2 Operandos 1 Operandos 0 Operandos

Add C, D, C Add C, D Load C Push (Load D)

Segundo criterio: Forma de almacenar los operandos en la CPU

 Arquitectura basada en Registros

 Registro – Memoria (General Purpose Register GPR)

Segundo criterio: Forma de almacenar los operandos en la CPU

 Ejemplo de código máquina para cada una de las cuatro alternativas

Stack Accumulator Register Register

Push A Load A Add A, B, C Load A, R1

Segundo criterio: Forma de almacenar los operandos en la CPU