Documentos de Académico
Documentos de Profesional
Documentos de Cultura
ESCUELA DE INGENIERÍA
tidas Galarza
:-*£•
CERTIFICACIÓN
V
DEDICATORIA
Pag.
índice i
índice de figuras v
índice de tablas vii
Resumen vüi
f
CAPITULO I
Generalidades
1.1 introducción 1
1.2 Objetivos 2
1.3 Descripción General del Equipo 3
CAPITULO II
Consideraciones Teóricas
CAPITULO III
Diseño del Hardware
CAPITULO IV
Diseño del Software
CAPITULO V
Experimentación, Conclusiones y Recomendaciones
Anexos
Fig. Pag.
ÍNDICE DE TABLAS
Tabla Pag.
RESUMEN
El capítulo III abarca todo lo relacionado con el diseño circuital del equipo,
desde su diagrama de bloques, hasta una descripción pormenorizada de cada
uno de los bloques, como son: fuente de poder, circuitos de reloj e
inicialización, decodificación de teclado y display, amplificación de las señales
generadas por las termocuplas, multiplexado de las mismas, pues se usarán 4
tipos diferentes de termocuplas; y, transformación de las señales análogas a
digitales (conversión A/D), para que sean procesadas por el microprocesador.
•t
x
te»
CAPITULO I
GENERALIDADES
1.1 INTRODUCCIÓN
El capítulo III abarca todo lo relacionado con el diseño circuital del equipo,
describiendo pormenorizadamente cada uno de los bloques, como son: fuente
de poder, circuitos de reloj e inicialización, decodificación de teclado y display,
amplificación de las señales generadas por los sensores, multiplexado de las
señales amplificadas de las 4 termocuplas, y transformación de estas señales
análogas a digitales para que puedan ser manipuladas por el microprocesador.
2
1.2 OBJETIVOS
Entre los objetivos más importantes del diseño y construcción de este prototipo
de medición de temperatura, están los siguientes:
Las señales de voltaje generadas por las termocuplas, que están en el orden de
ías decenas de milivoltios, serán amplificadas por los circuitos integrados
ANALOG DEVICES AD-594 y AD-595, fabricados para amplificar voltajes de
termocuplas con compensación de juntura fría. Las señales amplificadas de las
termocuplas ingresarán al equipo por intermedio de un multiplexor análogo, cuya
salida estará conectada al conversor análogo-digital.
Como está previsto que el equipo pueda medir temperaturas de 4 tipos diferentes
de termocuplas en una forma secuencial, el teclado servirá para programar el
equipo, es decir para escoger opciones como: número de termocuplas
conectadas, tipo de cada una de ellas, cantidad de tiempo que se debe mostrar
la medición de cada termocupla, escala de temperatura y, si en algún momento
se requiere observar la medición de una o dos de las termocuplas conectadas,
la posibilidad de escogerlas. Aprovechando la disponibilidad del teclado, se
implementará en forma opcional, que el equipo funcione como una calculadora
con las cuatro operaciones básicas y con números de 6 cifras máximo, dado que
se disponen de 6 displays; está opción permitirá verificar la operación correcta
de las subrutinas de punto flotante y de conversión de números binarios en punto
flotante a números BCD (binario codificado en decimal) y viceversa.
CONSIDERACIONES TEÓRICAS
El segundo llamado efecto Peltier, por el físico francés Jean Peltier, quien aplicó
una corriente eléctrica a dos alambres de metales diferentes, unidos en uno de
sus extremos. Si los electrones se movían desde el alambre de cobre hacia el
de acero la juntura se calentaba, y si los electrones se movían desde el alambre
de acero hacia el de cobre la juntura se enfriaba. La razón de este efecto es que
los electrones al moverse desde un estado de energía más alto (el acero) a uno
más bajo (el cobre), crean un exceso de energía que calienta la juntura, y en el
caso inverso, al moverse desde un estado de energía más bajo (cobre) hacia uno
más alto (acero) requieren más energía, que la obtienen enfriando la juntura.
La temperatura se mide en algunas escalas en grados. Las dos más usadas son:
Fahrenheit (°F) y Celsius (°C) conocida también como Centígrados. La unidad
básica de temperatura en el sistema internacional (SI) es el grado Kelvin (°K)
usada en trabajos científicos. Cada una de estas escalas tiene características
especiales que se resumen en la Tabla 2.1.
= 9/5°C+32
2.2 TRANSDUCTORES
RTD rr RTD
COEFICIENTES ALFA
MATERIAL RTD
(a)
0.0038 Cobre
0.0039 Platino
0.0045 Tungsteno
0.0067 Níquel
Las RTD operan en rangos de temperatura desde -400°F a 1700°F. Las RTD
son más eficientes que otros sensores de temperatura ya que su respuesta es
más lineal. El mejor material para RTD es el platino, que es muy usado en
mediciones de temperatura en laboratorio, entre -270 °C y 660 °C. Las
precauciones que se toman con otros tipos de sensores son innecesarias con la
RTD de platino. Frecuentemente se utilizan alambres de cobre para conectar el
sensor con el instrumento de medida. Como la calibración es absoluta, no es
necesario una juntura fría de compensación. La respuesta lineal elimina redes
correctivas y errores de interpretación.
TEMPERATURA RESISTENCIA
(°F) (Q)
0 93.01
32 100.00
100 114.68
200 135.97
300 156.90
400 177.47
500 197.70
600 217.56
700 237.06
800 256.21
900 274.99
Debido a los pequeños valores de resistencia que presentan las RTD (ver Tabla
2.3), se debe tomar muy en cuenta el hecho de que los hilos de medición que
llegan al sensor, podrían presentar una impedancia de algunos ohmios o
decenas de ohmios; por lo tanto una pequeña impedancia de los hilos puede
contribuir con un error significativo en la medición de temperatura.
R = 5 Ohms
RTD
100 Ohms
R = 5 Ohms
6ñor =
ion 26 °C
0.39
El método clásico de evitar este problema ha sido el uso de puentes (Figura 2.3).
R3
RTD
Para evitar someter los tres resistores que completan el puente a la misma
temperatura de la RTD, ésta se separa del puente a través de un par de hilos
extensores (Figura 2.4).
R3
RTD
RTD
El puente mostrado en la figura 2.5, crea una relación no-lineal entre los cambios
de resistencia de la RTD y e! voltaje de salida del puente. Ésta se aumenta a la
ya no lineal característica resistencia-temperatura de la RTD, por lo que se
requerirá una ecuación adicional para convertir la salida de voltaje de! puente a
la ¡mpedancia equivalente de la RTD.
Una técnica utilizada para aliviar los problemas asociados con el puente, es la
de conectar una fuente de corriente y un voltímetro remoto (Figura 2.6).
RTD
Las RTD son dispositivos más lineales que las termocuplas, sin embargo, para
aplicaciones muy exigentes, se requiere un ajuste de su curva característica. La
ecuación de Calendar-Van Dusen ha sido utilizada por años para aproximar la
curva de las RTD:
RT = Ro+Roa "L -i IL
ioo 100 v ioo y
Donde; RT Resistencia a la temperatura T
Ro Resistencia a T = O °C
a Coeficiente de temperatura a T = Ó °C
(típico +0.00392 Q/n/°C)
5 1.49 (valor típico para platino con un a = 0.00392)
P O para T > O
0.11 para T < O (típico)
2.2.2 TERMISTORES
1 Manual OMEGA "Temperature Measurement Hand Book and Encyclopedia" Edición 1985
13
rr
CALOR
AMPERÍMETRO AMPERÍMETRO
Óxidos metálicos tales como manganeso (Mn), níquel (Ni), cobalto (Co), cobre
(Cu), hierro (Fe) y uranio (U) son usados por la industria para fabricación de
termistores.
La resistencia del medidor debe ser más grande que la resistencia del termistor
a la temperatura más baja de operación del puente a diseñar. A continuación se
exponen algunos criterios de diseño de un puente práctico (Figura 2.8).
bajo valor de resistencia del termistor). Se puede usar una fuente de corriente
constante, en lugar de un voltaje constante, o puentes de corriente.
R2
R3
Los termistores son mucho más frágiles que las RTD o las termocuplas y, por
tanto deben ser montados cuidadosamente para evitar aplastamientos, roturas
o separación de los hilos de medición.
1 = A + B\r\R + (.
T
Una ecuación más simple, que tendrá un tiempo de cálculo menor es la siguiente:
T = C 1
InR - A
1 Manual OMEGA "Temperatura Measurement Hand Book and Encyclopedia" Edición 1985
17
2.3 TERMOCUPLAS
Al calentar una de las junturas, una corriente de electrones fluye desde uno de
los alambres, hacia el otro que es de diferente tipo. La juntura que se calienta
se le llama la "juntura caliente", mientras que la otra se le llama "juntura fría". En
la Figura 2.9.b, la juntura fría se reemplaza por un voltímetro para proporcionar
un camino cerrado a la corriente y medir la diferencia de potencial de la juntura
caliente. Su polaridad y magnitud dependen del tipo de material de los metales
utilizados en la juntura.
ACERO / ACERO
COBRE N COBRE
Las termocuplas son escogidas por su habilidad para proporcionar una relación
uniforme de voltaje versus temperatura, es decir, que cuando cambie la
temperatura, la termocupía debería producir un cambio lineal en el voltaje de
salida. Algunas termocuplas operan bien en altas temperaturas, otras operan
mejor en bajas temperaturas. A algunas no les afecta la corrosión, la humedad
o la oxidación. Otras pueden afectarse al exponerlas a determinados elementos.
18
COBRE COBRE
Fría Caliente
La Tabla 2.4 indica los tipos de termocupías reconocidas por la ANSÍ y las
combinaciones de las aleaciones metálicas usadas para fabricarlas.
Después del nombre del material hay signos (+) y (-); la polaridad positiva (+)
establece el metal con el estado más alto de energía.
Las Figura 2.11 y 2.12 representan las curvas de temperatura versus milivoltios
para los diversos tipos de termocuplas. En estas figuras se puede notar que las
termocuplas de metales comunes (T, E, J, K), tienen el voltaje de salida en el
orden de decenas de milivoltios pero operan en rangos de temperatura
comparativamente bajos; las de metales nobles (R, S, B) en cambio, operan en
rangos de temperatura relativamente altos pero tienen salidas de voltaje más
bajas
70
60
50
40
30
20
10
o-l
200 400 600 800 1000 1200 1400
TERMOCUPLAS TIPOS R, S y B
Figura 2.12 Temperatura vs. Voltaje
25-
20
^ 15
¿
IJJ
O
> 10
Platino Platino
B (+) vs.
6% Rhodio 30% Rhodio
La Figura 2.13.c ilustra una juntura con tierra. Esta juntura es recomendada para
medir temperaturas de gases y líquidos corrosivos, estáticos o fluyentes, y para
aplicaciones con altas presiones. La juntura de esta termocupla está soldada a
la vaina protectora, logrando una respuesta más rápida que la del tipo sin tierra.
metro (V), será la diferencia de los voltajes V1 y V2 generados por las junturas J-j
y J2 respectivamente; es decir, será proporcional a la diferencia de temperatura
de las junturas J-i y J2. De lo anterior se desprende que no se podrá conocer la
temperatura de J-, sin antes encontrar la de J2.
Cu
Cu
J1
V
C
Cu
CALOR
VOLTÍMETRO
Circuito Equivalente.
AF =
V = (V,- F 2 ) = <
Cu
_j_ • Cu i
A Cu
J1
v V1
Cu + V2 — C J C
CU CALOR
VOLTÍMETRO
J2
HIBLO
Circuito Equivalente.
Cu +
J1
v V1
T
V2 -
Cu C
J2
V T=0°C
(°C) + 273.15
Por tanto:
V = •,, + 273.15) -(r,i + 273.15
7 =
25
F = a (ir
\i - 0°C)
/
V = a Tr
Debe notarse sin embargo, que el voltaje de la juntura que está a la temperatura
del hielo V2í no es cero voltios, ya que éste es función de la temperatura
absoluta.
Cu
VOLTÍMETRO
HIELO
Este circuito ofrecerá una medición confiable, siempre y cuando los dos
terminales del voltímetro estén a la misma temperatura, de manera que los
26
voltajes generados por las dos junturas que se formaron al conectar el voltímetro,
como están en oposición, se cancelen (Figura 2.17).
J3|
V3 +
-*- <y
Cu Fe
~TTl
_JJJ n
LJ =V SI V3 = V4
V VI Y
"TU n
IU LJ = V4 Sí Tj = T,
Cu Fe 1 ** -J^J JA
- •+• <w
VOLTÍMETRO V4 ^
J4 1
CU
VOLTÍMETRO
HIELO
V = a (r, - 0°C)
Si se reemplaza el recipiente con hielo con otro bloque isotérmico que esté a una
temperatura TREF (Figura 2.19), como J3 y J4 se mantienen aun a la misma
temperatura, se tiene todavía que:
V = a
Cu
VOLTÍMETRO
REF
REF
y
Y = \-\ — TREF
(T
Y V TREF
V 'REF
Bloque Isotérmico
Cu Cu
REF
REF
Bloque Isotérmico
REF
Cu Beque Isotérmico
Fe
J1
V T1
^
CALOR
Cu
VOLTÍMETRO
T,REF
Bloque
Isotérmico
T = an 4- CL 4- 4- a3 x + ¿r
Donde: T = Temperatura
x = Voltaje de la termocupla
a = Coeficientes del polinomio; únicos para cada termocupla
n = Orden máximo del polinomio
En la Tabla 2.5 se pueden observar los coeficientes de los polinomios para varias
termocuplas, la misma que ha sido tomada del Manual OMEGA "Temperature
Measurement Hand Book and Encyclopedia", Edición 1985. En esta tabla se
puede observar los rangos de temperatura en los cuales se podrían usar los
polinomios, así como también la precisión que se obtendría.
T ~ 4- x.an}
SENSIBILIDAD
COEFICIENTE
TIPO VOLTÍMETRO
TERMOCUPLA SEEBECK
PARA0.1°C
(MV/°C) (HV)
K 40 4.0
J 51 5.1
E 62 6.2
T 40 4.0
R 7 0.7
S 7 0.7
Por todas estas razones, se debe tener mucho cuidado al seleccionar el método
y el instrumento que se utilicen para obtener la medición de temperatura.
33
Del análisis que se ha realizado de las termocuplas, que son los sensores que
se van a utilizar en el presente trabajo, para conseguir una medición precisa de
la temperatura se va a proceder de la siguiente manera: se mide el voltaje
generado por aquellas, para lo cual se utilizan los circuitos integrados AD594 y
AD595 de la casa Analog Devices que son amplificadores para termocuplas con
compensación de juntura fría. De esta manera se logra aumentar estos voltajes
tan pequeños hasta niveles que puedan ser leídos con mayor facilidad, y el
voltaje amplificado estará referido ya a la temperatura del hielo 0°C, Como se va
a usar 4 termocuplas diferentes que son de los tipos K, J, E y T, para cada una
de ellas se utilizará un amplificador de los mencionados.
Para su operación el ¡aP necesita de una señal de reloj que es la que controla la
acción más simple que tiene lugar en la unidad central de proceso (CPU). Esta
señal debe ser generada por un circuito externo, y para que exista sincronización
con los circuitos que controlan las tareas de entrada-salida, esta señal también
debe estar conectada a estos circuitos.
El circuito que controla la operación del teclado y display es el INTEL 8279, que
es programado por el (jP y que le alivia de tareas como el barrido del teclado o
el refresco del display. Se conecta al (iP a través de las 8 líneas de datos y de
algunas de direcciones y de control. Aquel a su vez se conecta con la matriz de
teclado que contiene 19 interruptores arreglados en 3 columnas por 8 filas, con
DIAGRAMA DE BLOQUES
U i 1 U U U 1 í O O
U . U , U . l_l . U . U .
DISPLAY
T\.
G D D D
D D D D
D D D D
D Q D G
I l D D
TECLADO
10 BITS 5 CONVERSOR
CONTROUDOR
DIGITAL/
PARALELO
CXWROL !_
ANÁLOGO ! REF.de
ENTRADA
WLTAJE
SÁLICA
P 1 0
«<: AD595
K ¿
J AD594
MLA.TJ FLEXORES
MUESTREADOR
AD595 RETENEDOR
AD594
37
Los voltajes generados por las termocuplas, que son de los tipos K, J, E y T, se
amplifican a través de los circuitos amplificadores AD594/AD595 con
compensación de juntura fría, uno por cada termocupla, y cuyas salidas se
conectan a un multiplexor análogo que será controlado por el ¡jP a través del
controlador paralelo de entrada salida (PÍO), De esta forma se podrá procesar
la señal de cada termocupla secuencialmente, es decir una por vez.
FUENTE DE PODER
110 ^
LM7915
oo
40
El transformador T2 de 110 VAC / 32 VAC con toma central para las fuentes de +
15 VDC y -15 VDC que tiene conectado el puente rectificador de onda completa de
4 diodos NTE5304 con capacidad de corriente de 1.5 A; la toma central está
conectada a tierra de manera que la mitad del voltaje rectificado se utilice con el
regulador positivo y la otra mitad con el negativo. Así mismo se conectan 2
condensadores de 2.200 jiF, 35 VDCl que actúan como filtros; y que, como en el
caso del otro condensador de filtro, tienen conectada en paralelo una resistencia
de 100 Kíl Los voltajes de salida de los condensadores medidos con respecto
a tierra son de + 21 VDC y - 21 VDc que están dentro del rango de tolerancia del
voltaje de entrada de los reguladores.
3.3 EL MICROPROCESADORZ-80
3.3.1 REGISTROS
D PROPÓSITO GENERAL E PROPÓSITO GENERAL D' PROPÓSITO GENERAL E' PROPÓSITO GENERAL
8 BITS
16 BITS
IX REGISTRO ÍNDICE
IY REGISTRO ÍNDICE
SP APUNTADOR DE PILA
PC CONTADOR DE PROGRAMA
8 BITS
IMFa IMFb
0 0 MODO DE INTERRUPCIÓN O
0 1 NO USADO
1 0 MODO DE INTERRUPCIÓN 1
1 1 MODO DE INTERRUPCIÓN 2
El segundo conjunto está formado por 6 registros con funciones específicas que
son: I registro de interrupciones, R registro de refresco, IX e IY registros índices,
SP apuntador de pila (Stack Pointer) y PC contador de programa.
Tamaño
Registro Comentarios
(Bits)
B.B1 Propósito General 8 Puede ser usado separadamente o como un registro de 16 bits con C.
D,D' Propósito General 8 Puede ser usado separadamente o como un registro de 16 bits con E.
H,H' Propósito General 8 Puede ser usado separadamente o como un registro de 1 6 bits con L.
IFF1-IFF2 Habilitación Interrupciones Flíp-Flops Encendido o apagado para indicar el estado de la interrupción.
3.3.2 INTERRUPCIONES
Modo 2. Este modo de interrupción ha sido diseñado para facilitar el trabajo del
l_iP Z-80 con los periféricos de su misma familia. El dispositivo que provoca la
interrupción selecciona la dirección de inicio de la rutina de servicio, colocando
un vector de 8 bits en la barra de datos, durante el ciclo de reconocimiento de la
interrupción. La CPU forma un apuntador, usando este byte como los 8 bits
menos significativos y el contenido del registro I como los 8 bits más
significativos, que señala una dirección en memoria donde se inicia la rutina para
atender la interrupción.
El ¡jP Z-80 tiene un set de instrucciones muy versátil que incluye operaciones
tales como movimiento de bloques, que permiten una eficiente y rápida
transferencia de datos entre memoria y dispositivos de entrada-salida. Dispone
de operaciones a nivel de bit en cualquier localidad de memoria.
Z-80 CPU
_ 270 30
M1 AO 31
19, A1 32
~ _ 2C£ TÍREQ A2 33
CONTROL DEL
22Q IORQ A3 34
SISTEMA WR A4 35
RD A5 36
28 A6 37
REFSH A7 BUS DE
38
18Q A8 39 DIRECCIONES
HALT A9 40
24 A10 1
WAIT A11 2
CONTROL DEL A12
16 3
CPU I NT A13
17 4
NW A14 5
26 A15
RESET 14
25 DO 15
CONTROL DE 23, BUSRQ D1 12
BUSES 8USAK D2 8
D3 BUS DE
6 7
11 •CLK D4 9 DATOS
29 -t-SV D5 10
GND D6 13
D7
M1. Ciclo de máquina (salida, activa en bajo). M1 junto con MREQ indican que
el ciclo de máquina actual es el ciclo de traída de! código de operación de la
ejecución de una instrucción. M1 junto con IORQ indican un ciclo de
reconocimiento de una interrupción,
MREQ. Pedido de memoria (salida, activa en bajo, 3 estados). Indica que el bus
de direcciones contiene una dirección válida para una operación de lectura o
escritura con memoria.
46
WR. Escritura (salida, activa en bajo, 3 estados). Indica que el bus de datos de
la CPU contiene datos válidos para que sean almacenados en la localidad de
memoria o en el dispositivo de E/S direccionados.
RD. Lectura (salida, activa en bajo, 3 estados). Indica que la CPU desea leer
•S datos desde memoria o desde un dispositivo de E/S. La localidad de memoria
o el dispositivo de E/S direccionados deben usar esta señal para ingresar los
datos en el bus de datos de la CPU.
RFSH. Refresco (salida, activa en bajo). Junto con MREQ indica que los 7 bits
menos significativos del bus de direcciones del sistema pueden ser usados como
una dirección de refresco a sistemas de memorias volátiles dinámicas.
BUSREQ. Pedido de buses (entrada, activa en bajo). Tiene una prioridad más
alta que la señal NMI y es siempre reconocida al final de cada ciclo de máquina.
Esta señal forza a que los buses de direcciones y datos y las señales de control
MREQ, IORQ, RD y WR de la CPU vayan al estado de alta impedancia para que
otro dispositivo las pueda controlar. Requiere de un resistor externo de pulí up.
CLK. Señal de reloj con niveles TTL. Período: 400 ns mínimo; ancho de pulso
en alto: 180 ns mínimo; ancho de pulso en bajo: 180 ns mínimo, 2.000 ns
máximo; flancos de subida y bajada: 30 ns máximo. Voltaje de entrada en bajo
(VILC): - 0,3 V mínimo, 0.45 V máximo; voltaje de entrada en alto (V|Hc): Vcc - 0.6
V mínimo, Vcc + 0.3 V máximo.
Como se puede concluir de la descripción que hemos hecho del |j,P Z-80, dos
señales externas necesarias para que opere adecuadamente son: la de reloj CLK
y la de inicialización RESET. Se pasa entonces a describir el diseño de cada
una de estas señales.
En la Figura 3.5 se puede observar al C.l. 74S124 con sus dos VCO's separados,
y la distribución de pines.
SN74S124
4 16 12 16
CX1 VCC 15 CXI VCC 15
-VCC -VCC
5 9 13 8
CX2 GND 8 CX2 GND g
6,,
-GND 11g
-GND
3 EN 14^ EN
2
RNG 1 RNG j10
FC Y ¿ FC Y
A la salida del VCO se tendrá una frecuencia de oscilación igual a la del cristal,
es decir 3.704 MHz., pero como se está usando la versión del Z-80 de hasta 2.5
MHz., se va a dividir esta frecuencia a la mitad; para ello se utiliza el C.l. SN7476
que es un Flip-Flop J-K doble con preset y clear, cuyo funcionamiento se lo
puede comprender observando la Tabla 3.2. Allí se puede ver que el circuito
oscila cuando las entradas preset, clear, J y K están en alto y que la frecuencia
de oscilación será la mitad de la frecuencia de la señal conectada a la entrada
de reloj CLK (que es la salida del VCO), es decir se ha reducido la frecuencia a
1.852 MHz. con la cual el pP que se está utilizando ya puede trabajar.
Adicionalmente con el uso del flip-flop J-K se consigue una señal de reloj con un
duty cycle aproximado del 50% (la mitad del período en alto y la otra mitad en
bajo).
+ 5 Vdc
ci
A
4 16
CX1 VCC 15 > 330
L_27 ~VCC
3.704 i 1 :~
pF
MHz I 1
5
CX2 GND
~GND
9
8 ,
4
*!•
. -o n 15 l
^ ^^o2 , rríT^
— f°
2
EN
RNG 1 S^ 1.852 MHz
FC Y 37
16 , 0 , 14 «09
74S124 '
7476 L
Figura 3.6
1 1
T = = 0.54
f 1.852 MHz
Este período T de 0.54 ¡j,s = 540 ns cumple con las especificaciones del
fabricante del |j,P Z-80 de ser mayor a 400 ns, como se indicó en la descripción
de la señal de entrada de reloj del uP.
se coloca a la salida del flip-flop J-K un inversor con colector abierto (open
collector) y una resistencia de pulí up de 330 Q. para subir el voltaje de salida de
la señal de reloj hasta VCc. Este inversor es el C.l. SN7406 que contiene 6
inversores con colector abierto y salidas de alto voltaje.
ENTRADAS SALIDAS
PRESET CLEAR CLOCK j K Q Q
L H X X X H L
H L X X X L H
L L X X X H* H*
H H Jl_ L L Qo Qo
H H JL H L H L
H H J1_ L H L H
H H JL H H OSCILACIÓN
'Configuración no estable
La resistencia de 330 Q a más de subir el voltaje hasta VCc cuando la salida del
inversor esté en alto, debe limitar la corriente de salida en bajo (!OL) del mismo,
cuando su salida está en bajo, para que no sobrepase la máxima permitida, que
el fabricante especifica en 40 mA,
Entonces:
VCC -Vsal 5V - 0.2 V
y r
= 14.5
R 330 n
Donde V^ es el voltaje de saturación del transistor interno de salida, del inversor.
Por tanto la resistencia de 330 n limita la corriente de salida en bajo I0u del
inversor a 14.5 mA que está por debajo de la máxima especificada.
Esta señal debe permanecer activa por un período mínimo de 3 ciclos completos
de reloj, para que la secuencia de inicialización se complete adecuadamente. En
este caso, como el período de reloj es T = 0.54 fis, esta señal debería
permanecer inactiva por lo menos 3 T = 1.62 |is.
Oí
53
.J_ ^
RC
V
y C-y
= V
Y CC
V,
= -RCln I
Éste es un tiempo bastante mayor si se lo compara con los 3 ciclos de reloj que
necesita el jiP, pero con ello se garantiza que ¡j,P no sea afectado con los
transitorios que se producen en las fuentes de poder al encender el equipo.
t = -RCln 1-—M = - - R C l n f l - — I
I VCc) \j
Como se conoce, el jaP necesita leer las instrucciones que debe ejecutar desde
algún dispositivo de memoria en donde previamente se han grabado todos los
códigos binarios que el ¡_iP entiende y ejecuta. Las memorias de programa
escogidas para nuestro caso son las del tipo EPROM (Eraseable Programmable
Read Only Memory), que permiten grabar los códigos correspondientes a las
instrucciones o a datos invariables, aplicando a la memoria, externamente (en un
programador), un voltaje de programación (21 VDC). Si se requiere, por otro lado,
cambiar la información ya grabada en la memoria, se la debe exponer a luz
ultravioleta durante algunos minutos, para proceder luego a grabar la información
modificada nuevamente.
La Tabla 3.3 explica las direcciones a las cuales responden cada una de las
memorias de acuerdo a su capacidad; a las memorias EPROM se las ha ubicado
en los primeros 6 Kb. y a la memoria RAM de 6 a 8 Kb. Allí también aparecen las
líneas de direcciones del fiP, y los valores entre los cuales direcciona a cada
memoria.
*»'
A a G D | E
\cc
30 8 9
MI fQ 31 ^_ 7 fiO 00 10
19,, 32 6 A1 01 11
Q A2 02
IORQ /3 34 4 A3 03 14
WR fi¿ 35 3 A4 04 15 4
RD /& 36 2 Ai 05 16
6 37 1 fB 06 17
REFSH fi y 38 23 A7 07
fi& 39 22 AS
HtT /3 40 19 A9
24 A10 1 21 A10
WAiT A11 2 A11
16 Al 2 3 18
INT . Al 3 4 - EPROM
17 20
NMI A14 OE/VPP
26 A15 0 - 4 KB
nnccr RESET 2732
14
25 D0 15
Q 23 c 1 12
BUSAK D2 8
B 03 7
•aK D4 9 3
D5 10
D6 13
D7
ZBO-CPU a 9
7 fiO 00 10
6 A1 01 11
5 fiZ 02 13
4 A3 O3 14
3 A4 04 15
2 A5 05 16
CONEXIÓN 1 fi6 06 17
23 A? 07
A 22 AS
1 19 fia
3 A10
MEMORIA 2 18
2 20 CE"
Q 21 OE EPROM 2
74LS08 VPP
z> 2716
4-6KB
5 1
T 8 9
T 7
fiO DO 10
vx 2 6 A1 01 11
5 A2 02 13
> Y4 > ) A3 03 14
4
<D A4 04 15
3
2 A5 05 16
1 C G2B Y7 > 0 fiB 06
1 17
23 A7 07
74LS138
22
19 AS
1 1
A10
18
20 CE RAM
21 OS
WE 6-8KB
6116
A B C D | E
en
56
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000 0000
4. 4.
0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 07FF 2047 EPROM
2732
0 0 0 0 1 - 0 0 0 0 0 0 0 0 0 0 0 0800 2048 4Kb.
4. 4-
0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 OFFF 4095
consigue con una compuerta AND, C.l. 74LS08, cuyo funcionamiento se observa
en la Tabla 3.4.
ENTRADAS
SALIDA
Yi Yo
0 0 0
0 1 0
1 0 0
1 1 1
ENTRADAS
SALIDAS
HABILITACIÓN SELECCIÓN
Gi G2* C B A Yo Y, Y2 Y3 Y4 Ys Ye Y7
X H X X X H H H H H H H H
L X X X X H H H H H H H H
H L L L L L H H H H H H H
H L L L H H L H H H H H H
H L L H L H H L H H H H H
H L L H H H H H L H H H H
H L H L L H H H H L H H H
H L H L H H H H H H L H H
H L H H L H H H H H H L H
H L H H H H H H H H H H L
58
El C.L INTEL 8279 ha sido diseñado para conectarse directamente con la barra
de datos de un pP, el cual puede programar cualquiera de los modos de
operación del 8279 y que son los siguientes:
Modos de Entrada
Modos de salida
* Produce una señal de interrupción hacia el ¡aP cuando tiene datos de tecla
pulsada o cambio de sensor disponibles.
* RAM interna tipo FIFO de 8 bytes para almacenar la información del teclado.
* RAM de display interna de 16 bytes para el refresco del display, que también
puede ser leída por el JJ.P.
En la Figura 3.9 se tiene al C.l. INTEL 8279, que es un chip de 40 pines, los
cuales tienen las siguientes funciones:
IRQ. Interrupción al jaP (salida, activa en alto). Se pone en alto cuando existe
algún dato en la memoria RAM del teclado. Se pone en bajo con cada lectura de
esta memoria por el ¡aP, y retorna a alto, si todavía existe información. En el
modo de sensores, esta línea se pone en alto cuando se detecta un cambio.
DB0-DB7. Bus de datos bidireccional. Todos los datos y comandos entre el jjP
y el 8279 se transmiten a través de estas líneas.
61.
RD, WR. Lectura y escritura (entradas, activas en bajo). Habilitan a las líneas de
datos internas para enviar o recibir datos hacia o desde el uiP.
A0. Línea de datos o comandos (entrada). Un nivel alto en esta línea indica que
las señales recibidas o enviadas se interpretan como comandos o estados. Un
nivel bajo indica que esas señales son datos.
INTEL 8279
4 38
IRQ RLO 39
12 RL1 1
13 DBO RL2 2
14 DB1 Rl_3 5
15 DB2 RL-4 6 DATOS DEL
16 DBS RL5 7 TECLADO
17 DB4 RL6 8
18 DBS RL7
INTERCONEXIÓN 19
DB6 36
CON EL < DB7 SHIFT 37
ig0 CN7UST8
MICROPROCESADOR RD" 32
WR SLO 33
22^ SL1 34 BARRIDO
21 CS SL2 35
AO SL3
9 27
RESET OUTAO 26
3 OUTA1 25
OUTA2 24
40
OUTA3 DATOS DEL
ALIMENTACIÓN 20 VCC 31
VSS OUTBO DISPLAY
30
23Q OUTB1 29
BORRAR DISPLAY BD OUTB2 28
OUTB3
SL0-SL3. Líneas de barrido (salidas). Usadas para barrer la matriz del teclado
y el arreglo de dígitos del display. Pueden ser codificadas (1 de 16) o
decodificadas (1 de 4).
OUT Ao-Aa, OUT B0-B3. Salidas de refresco del display. Las señales de estas
salidas se sincronizan con las líneas de barrido (SL0-SL3) para multiplexar los
dígitos del display. Los 2 pórticos de 4 bits pueden ser apagados
independientemente. Pueden ser consideradas también como un solo pórtico de
8 bits.
Las líneas de barrido son controladas por un contador que tiene dos modos. En
el modo codificado (encoded), proporciona un conteo binario que debe ser
decodificado externamente para obtener las líneas de barrido para el teclado y
el dísplay. En el modo decodificado (decoded) el contador decodifica los 2 bits
menos significativos y proporciona 4 líneas de barrido. Se debe notar que si el
teclado está en el modo decodificado, también lo estará el display, y por lo tanto
solamente los primeros 4 dígitos de la RAM del dispiay se mostrarán. En el modo
codificado, las líneas de barrido son salidas activas en alto; en el modo
decodificado, son salidas activas en bajo. La Figura 3.10 muestra las formas de
onda de las líneas de barrido en los dos modos.
So
S,
S2
S3
a. Barrido codificado.
S0 L
s,
S2
S3
b. Barrido decodificado.
En el modo de teclado las líneas de retorno se exploran para detectar si una tecla
ha sido pulsada en cada fila. Si el circuito de eliminación de rebote detecta
cerrado el interruptor de una tecla, espera aproximadamente 10 ms para
chequear si se mantiene cerrada; si así ocurre, la ubicación de la tecla en la
matriz, más el estado de las líneas SHIFT y CNTL/STB se transfieren a la
memoria FIFO. En el modo de barrido como matriz de sensores, el contenido de
64
La memoria RAM de teclado de 8 bytes tiene una función doble. En los modos
de barrido de teclado o de entrada controlada externamente es una memoria
RAM tipo F1FO. Los nuevos ingresos se escriben en posiciones sucesivas de la
RAM y se leen en el orden que ingresaron. Un registro interno del estado de la
memoria F1FO, observa el número de bytes ingresados para ver si está llena o
vacía. Demasiadas escrituras o lecturas se reconocen como un error. Este
registro de estado de la PIFO, también puede ser leído por el ¡aP. La lógica de
este registro de estado, es la que proporciona la señal de interrupción al ¡o,P
cuando la memoria FIFO no está vacía. En el modo de matriz de sensores, esta
memoria es una copia del estado de los sensores. Cuando se detecta un cambio
en los sensores, se actualiza la memoria y se produce una interrupción.
Un registro interno de dirección del display, mantiene la dirección del byte que
se lee o escribe desde el p,P en esta memoria, y también el código del dígito que
se está mostrando' en el display. Las direcciones de lectura y escritura se
programan a través de comandos desde el ¡oP, así mismo si se establece o no un
modo de autoincremento luego de cada lectura o escritura. Esta memoria RAM
del display también puede ser leída directamente por el jj,P, de acuerdo al modo
programado. Si el display está organizado con dígitos dobles de 4 bits, las
direcciones de ambos dígitos se actualizan automáticamente de acuerdo con la
información que proviene del |j,P, quien además establece si la información que
corresponde a cada dígito se ingresa independientemente o como una sola
palabra de 8 bits. El ingreso de datos al display puede ser por la izquierda o por
la derecha.
En la Figura 3.11 se puede observar la conexión del C.l. INTEL 8279 con el (j,P,
y de aquel con los arreglos de teclado y display.
Cuando el 8279 detecte una tecla pulsada, va a provocar una interrupción al jjP,
poniendo un nivel alto en la línea IRQ; el pP en cambio, tiene la línea INT
(interrupción con máscara) activa en bajo, de tal forma que es necesario invertir
la seña! IRQ del 8279, utilizando otra compuerta del C.l. Inversor 7406 con la
resistencia de pul! up respectiva de 330 Q.
No se utiliza la interrupción sin máscara NMI del jiP porque va a realizar tareas,
como la conversión A/D, en las cuales no puede ser interrumpido; por tanto, a!
utilizar el otro tipo de interrupción INT (con máscara), se la puede habilitar o
deshabilitar por software de acuerdo a la tarea que realice el jiP.
El bus de datos del jiP D0 a D7 se conecta directamente con el bus de datos del
8279 DB0 a DB7, con el propósito de que a través de este bus se realice el
intercambio de datos o comandos entre el pP y el C.l. 8279.
Las líneas de direcciones utilizadas para el PIÓ son 3: A0, A-i y A7, las dos
primeras se conectan a las líneas de selección de pórtico y datos o control, y la
tercera a la línea de habilitación del PIÓ que es activa en bajo. Para el 8279 se
utilizan dos líneas de direcciones: A0 y Ae, la primera, conectada a la línea de
datos o comandos AO y la segunda conectada a una de las entradas de una
compuerta OR, C.l. 74LS32; a la otra entrada de esta compuerta se conecta la
línea del pP IORQ (pedido de E/S); la salida se conecta a la línea CS (chip
select) del 8279. La Tabla 3.6 muestra el funcionamiento de la compuerta OR.
67
Como la línea de selección CS del 8279 es activa en bajo, este chip será
seleccionado únicamente cuando las líneas A6 e 1ORQ estén en bajo, es decir
cuando el jaP haga un pedido de E/S y con una dirección con la línea AG en bajo,
como la que se observa en la Tabla 3.7.
Observando la tabla se nota que las direcciones a las que responden el PIÓ y el
8279 se diferencian por las líneas Ae y A7, y aunque existen muchas otras
direcciones con esas líneas en 0L, en el desarrollo del programa se debe cuidar
de utilizar las direcciones de la Tabla 3,7 para no direccionar al mismo tiempo los
dos dispositivos.
ENTRADAS SALIDA
CS
Ao IORQ 8279
0 0 0
0 1 1
1 0 1
1 1 1
Las líneas de entrada SHIFT y CNTL/STB se las conecta a tierra (0L), porque no
se va a utilizar funciones alternas para las teclas, y se va a programar al 8279 en
el modo de barrido de teclado, en el cual no se necesita la entrada de STROBE.
Las líneas de habilitación del 74LS138 se las conecta así: d a 1 L y, G^y G2B a
la señal de RESET del 8279 (0L), de tal manera que el decodificador esté en
operación normal todo el tiempo para que se pueda realizar la operación de
barrido, y ponga todas sus salidas en alto solamente cuando el 8279 reciba una
señai de inicialización RESET (1L).
Las líneas de retorno RL0 a RL7 del 8279 se han conectado a las filas de la matriz
de teclado F0 a F7, respectivamente. Cada vez que una de las salidas del
decodificador se pone en 0Ll cualquier tecla pulsada en la fila correspondiente,
reflejará ese 0L en la línea de retorno respectiva; el circuito de eliminación de
rebotes del 8279 producirá el retardo necesario y, si la tecla aún se mantiene
pulsada, se ingresará a la RAM FIFO del 8279 la identificación de la tecla, es
decir la fila y columna en la cual está ubicada,
Rb
h-
N
74LS244
Cuando una de las líneas de salida del decodificador, que están conectadas a
las resistencias de base de los transistores Q de cada display, se pone en bajo
(0L), el transistor se satura, permitiendo el paso de la corriente hacia los LED's
de cada segmento del display; éstos se encenderán dependiendo del' estado de
las salidas del buffer 74LS244 que son controladas por las salidas de refresco
del 8279, en donde vendrá el código del carácter que se desea mostrar en el
display. Aquellas salidas que estén en un nivel bajo (0L), encenderán el LED
respectivo, en el caso contrario (1L) el LED se mantendrá apagado. Por lo tanto,
con las líneas de barrido del 8279 se selecciona el display a través de las salidas
del decodificador, y con las líneas de refresco del mismo y a través del buffer,
se enciende los segmentos del display, colocando en ellas, el código del carácter
que se quiere mostrar.
La corriente para el LED de cada segmento del display no debería ser mayor a
la corriente de salida en bajo I0i_ del C.l. 74LS244 recomendada por el fabricante
que es de 24 mA¡ con este dato se va a calcular el valor de la resistencia
conectada a cada segmento, tomando en cuenta que esta corriente circulará
solamente cuando el LED se encienda y por lo tanto cuando la salida del buffer
esté en 0L.
p _. V,Col - v, LED - v,OL
I.OL
Por tanto:
71
La corriente por el colector del transistor, en el caso más extremo, que ocurriría
cuando estén encendidos los 8 segmentos, sería:
* ~~ x I OL = 8 x 24 777,4 = 192 mA
Para garantizar que el transistor trabaje en saturación, se debe tener una relación
entre la corriente de colector y la corriente de base de 25 (!C/|B = 25) asumiendo
un hpE del transistor de 50, por lo tanto:
192 mA
7
•* D = = 7.7
25 25
Como la resistencia de base Rb del transistor está conectada a una de las salidas
del decodificador 74LS138, la corriente de base de cada transistor, cuando esta
salida esté en bajo (0L), no debe ser mayor a la corriente de salida en bajo IOL del
74LS138 recomendada por el fabricante que es de 8 mA; se calcula entonces el
valor de la resistencia Rb con esta corriente:
i,OL
Donde: VBE Voltaje base-emisor de saturación del transistor Q
0.75 V
VOL Voltaje de salida en bajo típico del 74LS138
0.35 V
IOL Corriente de salida en bajo del 74LS138
8mA
Por tanto:
5 V - 0.75 V - Q.35 V
= 487.5
8 mÁ
tampoco el buffer que los está manejando, ya que el tiempo que permanecen
encendidos es pequeño comparado con el tiempo total de barrido. Por estas
razones se determinó experimentalmente que la mejor intensidad se obtenía con
resistencias de 10 £1, y se dejó el circuito del display trabajando con esos valores
de resistencias. Por las mismas razones anotadas, se disminuyó el valor de la
resistencia de base de los transistores aproximadamente a la mitad y se conectó
resistencias de 270 Q, que permiten que la corriente de base se eleve a 14 mA,
con lo cual se garantiza aún más que ios transistores trabajen en corte y
saturación.
Los dos LED's para indicación de escala se los ha arreglado como si fuesen un
display más, pero solamente con dos segmentos, de tal forma que el LED que
corresponde a °C está como el bit menos significativo y equivaldría a encender
o apagar el segmento a del display; el LED que corresponde a °F está como el
bit siguiente y equivaldría a encender o apagar el segmento b.
Incluyen una salida de Alarma de Falla de Termocupla que indica si uno de los
hilos de la termocupla o ambos se han abierto. La salida de esta alarma tiene
una flexibilidad que le permite conectarse con cualquier tipo de circuitos como
compuertas TTL por ejemplo.
Pueden ser aumentados con una sola fuente y si se incluye una fuente negativa
se podrían medir temperaturas bajo 0°C. El autocalentamiento es mínimo, de tal
manera que cualquiera de los chips, sin carga, operará con una corriente total de
fuente de 160 |xA, pero es capaz de entregar más allá de ± 5 mA a la carga.
AF ? 585 wV
K V = 51.7
AT 50 °C
Gj = ^ = 10 mVK = 193.4
TCj 51.7 /¿VI°C
_ OUT _ ,
Y OFFSET — n J OUT
>- OFF1FT
OFFSET ~ 193.4 ~ " 1'277 mV = 16
/ÍD594
sij^s ,j -S'CíllT -— (V 7f~)[!T + 1 6 iuV]J x 1934
~'
AK 2.022 mV ,_
AT 50 °C
^1 V
' Vs.Hrtr, 10 mV!QC
J- W III I I ^ =
TCK 40.44
^OFFSET
250 . . _
= U
AD594,
K OUT 2413
Que son justamente las ecuaciones que se utilizarán para obtener el voltaje de
las termocuplas, luego de convertir el voltaje de salida de los C.l. AD594/595 de
análogos a digitales, para posteriormente evaluarlos en el polinomio de
aproximación o linealización correspondiente de cada termocupla.
K <~
AMPLIFICACIÓN TERMOCUPLAS K y J
TERUOCUPt-A TIPO
AMPLIFICACIÓN TERMOCUPLAS E y T
TEHMGCUPLA TIPO
y _ 77 _ T/ 1577 -1917 - 0 2 K
£ = KCC 1^ K^ = 13K———{±±L— = 1360 Q
/ 10 mA
En la práctica se colocó una resistencia de 1.5 KH, con la que se consigue una
corriente de 9 mA.
*W _ 10 mVF = 164.1
TCE 60.94
_ AD594OUT
* OFFSET
VOFFSET
OFFSET = - 1-495 mV = 28.5
_ J . ~-'nriT —~ -
E OÜT = -^—- - 28.5
OÜT 164.1
En primer lugar, se mide la temperatura del C.L AD594, uniendo las dos entradas
(+1N y -IN) y conectándolas a tierra, y conectando FB a VO. En esta condición
83
Luego se mide el voltaje en -T, pin 5, con un voltímetro de alta impedancia, para
aislar la capacitancia del punto de medición (el voltímetro usado tiene una
impedancia de 10 MQ). El voltaje del pin -T, a la temperatura medida, es de 8.3
mV. Para ajustar la compensación del C.I. AD594 para una termocupla tipo E,
una resistencia, R lt se ha colocado entre +C y +T, pines 2 y 3, para elevar el
voltaje de -T en una relación equivalente a la relación de las sensibilidades de
las dos termocuplas. Esta relación es:
- TC* - 60 - 94f* _ i 1R
7C, 51.7 i¿V
= 9.8
El punto del cero diferencial debe ahora ser desplazado a 0°C. Para ello se
multiplica el voltaje de salida original en VO por r, y se lo eleva a ese valor
conectando una resistencia, R2, entre -T y -C, pines 5 y 6, y cuyo valor se
determina experimentalmente.
GT = V^ = 10 mVl°C = 245.7
T TCT 40.7 ¿/7/°C
Si se compara estos valores con los obtenidos para la termocupia tipo K: TCK -
40.44 |j.V y GK - 247.3, se nota que existe una similitud bastante grande de los
voltajes de salida de estas dos termocuplas en el rango O a 50 °C. Por esta razón
el C.l. AD595, que iguala las características de la termocupla tipo K, se puede
conectar directamente a la termocupla tipo T, sin que sea necesario realizar el
proceso de recalibración. Dentro del rango de temperatura ambiente de O a 50
°CJ el AD595 presentará un error de calibración a la salida de 0.2 °C si se lo
conecta a una termocupla tipo T. Este error se debe a que la compensación de
la temperatura del hielo, viene calibrada de fábrica para la salida de la
termocupla tipo K a 25 °C. Por lo tanto, para encontrar el voltaje de la termocupla
tipo T, se debe aplicar la función de transferencia del C.l, AD595, como si tuviese
conectada una termocupla tipo K, es decir:
_ AD595OUT
í our
OÜT —- — 11
VDD -GND + 17 V
VDDaGND
25 V
En este caso se ha polarizado al C.l. AD7501 con ± 15 VDC; las entradas digitales
de selección estarán manejadas con niveles de voltaje TTL; y, como las entradas
análogas están conectadas a las salidas de los amplificadores de las
termocuplas que generan 10 mV/°C, y el equipo ha sido diseñado para medir
temperaturas de hasta 1.000 °C, en el caso extremo el voltaje de salida de los
amplificadores serfa de 10 V; portante, no se sobrepasa los rangos de operación
máximos del multiplexor. Más adelante se describirá el circuito implementado.
ENTRADAS SALIDA
(ENTRADA
A2 Ai Ao EN SELECCIONADA)
0 0 0 1 Si
0 0 1 1 S2
0 1 0 1 S3
0 1 1 1 S4
1 0 0 1 Ss
1 0 1 1 Se
1 1 0 1 87
1 1 1 1 S8
X X X 0 NINGUNA
Los puntos de conexión de cada cajetín telefónico que traen las señales OUT y
+ALM de cada amplificador, se conectan a un zócalo de 14 pines en el que se
aloja un conector DIP ligado a un cable tipo fíat, que lleva estas señales al
conector de la tarjeta principal; en la Figura 3.17 se pueden observar los dos
conectores, con el número de pin que corresponde a cada señal. Los hilos de
alimentación + 15 VDC y GND se han interconectado entre los 4 cajetines, y se
utiliza un punto de conexión para cada uno de estos dos hilos en los cajetines
telefónicos. La alimentación de - 15 VDC necesaria para el circuito AD7501,
ingresa a la tarjeta principal a través del pin 1 del conector de la misma.
Las señales OUT0 a OUT3 provenientes de cada pórtico, ingresan a las entradas
Si a S 4 del multiplexor análogo AD7501 respectivamente, para que sean
seleccionadas secuencialmente de acuerdo al estado de las 3 líneas de
selección AQ, A-i y A2 y de la entrada de habilitación EN, La salida del multiplexor
análogo se conecta al circuito muestreador-retenedor que es uno de los
elementos a través de los cuales se realizará la conversión análogo-digital.
Debido a que la salida +ALM de los C.I. AD594/595 tienen conectados un LED
y la resistencia de limitación de corriente, si se conecta esta señal directamente
a la entrada del C.I. DS1489, se tendría un camino para la corriente, lo que
permitiría que el LED se encienda. En la Figura 3.18 encuentra esta conexión,
*'-
Am - Amo nito
Ro - Rofo
Ve - Vwds
N* . Veya
MULTIPLEXADO ENTRADAS
-MSVdc
Cuando el transistor del C.l. AD594/595 esté abierto, lo que significa que no
existe condición de alarma, el LED debería permanecer apagado, pero como
existe un camino para la corriente a través del circuito de entrada.de la
compuerta del C.l. DS1489, el LED se va a encender sin existir condición de
aiarma. Se calcula esta corriente, sabiendo que el transistor del C.l. AD594/595
está abierto; que el transistor Qi de la compuerta está en conducción y que por
tanto el voltaje base-emisor (VBE) del mismo es de 0.65 V; y, por último que el
voltaje de conducción del LED es de 1,2 V; entonces:
Esta corriente es suficiente para que el LED se encienda, con baja intensidad si,
pero podría ser causa de confusiones; por esta razón se conecta una resistencia
R' en serie, como se puede apreciaren la Figura 3.19, para limitar esta corriente
de manera que el LED se mantenga apagado.
V _ Y _ 77
y CC * LED v BE
R + R1 + £,
— í> T i T/
- *!../! + Ks
+15 Vdc
T/ _ T/
' IN * BE
= 56
91
Que está por encima del voltaje de entrada de umbral en alto VTH especificado
por el fabricante para los inversores del C.l. DS1489.
INRJTS SELECT
S. / \ C
ve:c 4 5 í5 7 A
s]—m-ft í]
[T Rsi R?l RT| Rol [TI
D4 D5 D6 D7 A B
D2 D1 D0 Y W S
I I
U Lí
3 2 1 3 Y W S TROBE GND
s ** /
INFUTS OUTRJTS
inversores del C.I. DS1489, que equivalen a las señales +ALM de los
amplificadores pero invertidas y con niveles TTL, se conectan al C.I. SN74151A
que es un multiplexor digital que selecciona 1 de 8 entradas dependiendo del
estado de las 3 líneas de selección binarias A, B y C y de la línea de habilitación
STROBE. El diagrama de conexiones se lo tiene en la Figura 3.20.
ENTRADAS SALIDAS
SELECCIÓN STROBE
Y W
C B A S
X X X H L H
L L L L DO DO
L L H L DI DI
L H L L D2 D2
L H H L D3 D3
H L L L D4 D4
H L H L D5 D5
• H H L L D6 D6
H H H L D7 D7
Entonces las señales +ALM0 a +ALM3 que ingresan desde los pórticos O a 3 van
conectadas a las entradas D0 a D3 del multiplexor digital SN74151A.
Las líneas de selección del multiplexor análogo A0l A-i y A2 se interconectan con
las del multiplexor digital A, B y C en ese orden, con el objeto de conseguir que
cuando se seleccione la salida del amplificador de cualquier pórtico, quede
también seleccionada la salida +ALM del mismo pórtico.
Las líneas de selección de los 2 multiplexores van a ser manejadas por el [iP a
través del PIÓ (controlador paralelo de entrada-salida), pero debido a que no
existían las suficientes líneas necesarias disponibles en este chip, pues la
mayoría de ellas se utilizan en el circuito de conversión análogo-digital que se
analizará en el siguiente numeral, se recurrió al C.I. SN74LS373 que es un íatch
(retenedor) de 8 líneas, con una entrada de habilitación (G), y control de salidas
(OC) para alta impedancia. En ia Tabla 3.10 se resume el funcionamiento de
este C.I.
93
L H H H
L H L L
L L X Qo*
H X X Z+
11 Estado anterior
*• Alta Impedancia
Las entradas D0 a D4 del C.l. 74LS373 están conectadas a las líneas PB0 a PB4
del pórtico B del PIÓ, respectivamente. Como estas líneas también se conectan
al conversón digital-análogo, cumplen con una doble función: la de manejar el
conversón por un lado, y los multiplexores análogo y digital por el otro. Esto se
logra con la ayuda del circuito retenedor (latch) de la siguiente manera; cuando
la entrada de habilitación del latch G, que está conectada a la línea PA6 del
pórtico A del PÍO, se ponga en un nivel bajo, los niveles que existan en las
entradas D del latch, se copiarán a las salidas Q del mismo; y, cuando G se
ponga en un nivel alto, quedarán retenidos los niveles anteriores de las entradas,
sin importar los cambios de nivel que se produzcan en ellas. De esta forma el
jiP, a través del PIÓ y del latch, podrá dejar habilitados los multiplexores y
seleccionadas en ellos cualquiera de las salidas OUT y +ALM, luego de lo cual
podrá utilizar los pórticos del PIÓ en otras tareas como la de la conversión
análogo-digital.
Así como la salida del multiplexor análogo, que trae las salidas OUT de los
amplificadores de las termocuplas, está conectada a la entrada del circuito
muestreador-retenedor, para que sea convertida a digital, la salida del multiplexor
digital está conectada a la línea PA7 del PIÓ, que debe previamente ser
programada como una entrada, para que sea leída por el jjP. En el siguiente
numeral, en el que se describirá el circuito para la conversión anáiogo-digital,
aparecerá la conexión completa del PIÓ, con lo que se comprenderá de mejor
manera la operación completa del mismo.
Los dos pórticos del PÍO pueden ser programados para operar en 4 modos;
salida por byte (Modo 0), entrada por byte (Modo 1), entrada/salida por byte
(Modo 2) y entrada/salida por bit (Modo 3).
Ambos pórticos pueden ser usados en Modo 3. En este modo, los bits
individuales se definen como bits de entrada o de salida. Esto proporciona hasta
8 bits separados, individualmente definidos para cada pórtico.. Durante la opera-
ción, las señales READY y STROBE no se usan. En su lugar, una interrupción
se genera si la condición de una entrada cambia, o si todas las entradas
cambian. Los requerimientos para generar una interrupción se definen durante
la operación de programación: el nivel activo puede ser especificado como Alto
(High) o como Bajo (Low), y la condición lógica como: una entrada activa (OR),
o todas las entradas activas (AND). Por ejemplo, si el pórtico se programa para
entradas activas en Bajo, y la función lógica es AND, entonces todas las entradas
en ese pórtico deben ir a un nivel Bajo para generar una interrupción. Los bits
definidos como salidas son controlados por el jj,P y se puede escribir en eJJos en
96
A0-A7. Bus de datos del Pórtico A (bidireccional, 3 estados). Este bus de 8 bits
transfiere datos, estados, o información de control entre el Pórtico A del PIÓ y un
dispositivo periférico. AQ es el bit menos significativo.
Z-80 PIÓ
19
20 DO 15
1
D1 PAO 14
40 D2 PA1 13
BUS DE 39 D3 PA2 12
DATOS 38 D4 PA3 10
3 D5 PA4 9 PÓRTICO
2 D6 PA5 8
D7 PAG 7
23 PA7
24 I NT 18
CONTROL DE [
INTERRUPCIONES \L DEL 22 I El ARDY 3 16
IEO AS7B
A
| ' 35° CE 27
36 RD PBO 28
37p
!ORQ PB1 29
M1 PB2 30
PIÓ PB3
6 31
B/ASEL PB4 32 PÓRTICO
5 PB5 33
C/D SEL PB6 34
25 PB7
•CLK 21
26 BRDY 317
11 +5V BSTB
GND
Modo de Salida. Esta señal se pone activa para indicar que el registro de salida del Pórtico A ha sido cargado y que su
bus de datos está estable y lista para la transferencia al dispositivo periférico.
97
Modo de Entrada. Esta señal se activa cuando el registro de entrada del Pórtico A está vacío y listo para aceptar datos
desde el dispositivo periférico.
Modo Bidireccional. Esta señal se activa cuando los datos están disponibles en el registro de salida del Pórtico A para
transferirlos al dispositivo periférico. En este modo, los datos no se colocan en el bus de datos del Pórtico A, a menos
que la señal ASTB esté activa.
Modo de Salida. El flanco positivo de esta señal es generado por ei dispositivo periférico para indicar la recepción de
los datos que estuvieron disponibles en el pórtico del PIÓ.
Modo de Entrada. Esta señal es generada por el periférico para cargar los datos desde el dispositivo periférico en el
registro de entrada del Pórtico A. Los datos se cargan en el PÍO cuando esta señal está activa.
Modo Bidireccional. Cuando esta seña! está activa, los datos desde el registro de salida del Pórtico A se cargan en la
barra de datos bidireccional del Pórtico A. El flanco positivo de esta señal reconoce la recepción de los datos.
B0-B7. Bus de datos del Pórtico B (bidireccional, 3 estados). Este bus de 8 bits
transfiere datos, estados, o información de control entre el Pórtico B y un disposi-
tivo periférico. La barra de datos del Pórtico B puede suministrar 1.5 mA a 1.5
V para manejar transistores Darlington. B0 es el bit menos significativo.
BRDY. Registro B listo (salida, activa en alto). Esta señal es similar a ARDY,
excepto que en el modo Pórtico A bidireccional esta señal está en un nivel alto
cuando el registro de entrada del Pórtico A está vacío y listo para aceptar datos
desde el dispositivo periférico.
B/A. Selección de Pórtico A o B (entrada, nivel Alto = B). Este pin define qué
pórtico es accesado durante una transferencia de datos entre el ¡aP y el PIÓ. Un
nivel Bajo en este pin selecciona el Pórtico A; un nivel Alto selecciona al Pórtico
B. A menudo el bit Ao del bus de direcciones del ¡aP se usa para esta función de
selección.
CID. Selección de Control o de Datos (entrada, nivel Alto = Comando). Este pin
define el tipo de transferencia de datos que se va a efectuar entre el fiP y eí PÍO.
98
Un nivel alto en este pin durante una escritura del jiP al PIÓ causa que el bus de
datos del jjP sea interpretado como un comando al pórtico seleccionado por la
línea de selección B/A. Un nivel bajo en este pin significa que el bus de datos del
fj,P se está usando para transferir datos entre el ¡iP y el PÍO. A menudo el bit A-,
de la barra de direcciones del jiP se usa para esta función.
CE. Habilitación (entrada, activa en bajo). Un nivel bajo en este pin habilita al
PIÓ para aceptar el ingreso de comandos o datos desde el \*P durante un ciclo
de escritura o la transmisión de datos hacia el ¡iP durante un ciclo de lectura.
Esta señal se decodifica generalmente de 4 direcciones de pórticos de E/S para
los Pórticos A y B, datos y control.
CLK. Reloj del sistema (entrada). El PIÓ usa el mismo reloj del sistema del ¡aP
Z-80 estándar de fase única.
D0-D7. Bus de Datos del PIÓ (bidireccional, 3 estados). Este bus se usa para la
transferencia de todos los datos y comandos entre el fiP y el PIÓ. D0 es e! bit
menos significativo.
M1. Ciclo de Máquina (entrada desde el ¡jP, activa en bajo). Esta señal es
usada como un pulso de sincronismo para controlar algunas operaciones internas
del PIÓ. Cuando las señales M1 y RD están activas, el fjP está trayendo
(fetching) una instrucción desde memoria. Contrariamente, cuando M1 e IORQ
están activas, el jjP está reconociendo una interrupción. Adicionalmente, M1
tiene otras dos funciones relacionadas con el PIÓ: sincroniza la lógica de
interrupciones del PIÓ; y, cuando M1 ocurre sin una señal RD o IORQ activas,
el PIÓ es reinicializado.
RD. Ciclo de Lectura (entrada desde el |iP, activa en bajo). RD se usa con B/A,
C/D, CE e IORQ para transferir datos desde el jiP al PIÓ. El PIÓ no recibe una
señal específica de escritura; ésta se genera internamente en ausencia de una
señal RD activa.
DAC 1000
•
*
*• 10 -BIT
10 -BIT
DAC MULTIPLYING
i
INPUT
LATCH REGISTER e D/A
e CONVERTER
*
k
—O 16 Rfb
1st
f t
2nd XFER
t
BYTE BYTE STROBE
<J— 24 VCC
STROBE STROBE CONTROL LOGIC
<]— 12 GND
*
L V S V /
1 3 5 6 4
í í
2 I 23
WR1. Escritura (activa en bajo). Si !a señal WR1 está activa, permite cargar los
bits digitales de datos (Dl0-Dlg), en el circuito retenedor de entrada (input latch).
Aquí los datos se retienen cuando WR1 pasa a un nivel alto. El circuito
retenedor de entrada de 10 bits está separado en dos retenedores; uno de ellos
retiene 8 bits y el otro 2 bits. El pin de control BYTE1/BYTE2 se usa para
seleccionar los dos retenedores de entrada cuando BYTE1/BYTE2 = 1 o, para
sobrescribir el retenedor de entrada de 2 bits cuando BYTE1/BYTE2 = 0.
WR2. Escritura extra (activa en bajo). WR2 en su estado activo se usa para
cargar los datos desde el retenedor de entrada al registro interno del DAC
mientras el pin XFER esté en un nivel bajo. Los datos en el registro interno del
DAC se retienen cuando WR2 pasa al nivel alto.
DI0-DI9. Entradas Digitales. DI0 es eí bit menos significativo (LSB) y DI9 es el bit
más significativo (MSB).
w
8-BIT BYTE 8-BIT BYTE w
^ ^
IOUTI- Salida de Corriente 1 del DAC. loun es máxima para un código digital de
entrada de todos 1's y es cero para un código digital de entrada de todos O's.
102
1023
R
donde R - 1 5 KQ.
Vcc- Voltaje de Fuente Digital. Ésta es la fuente de poder del DAC. VCc puede
variar desde + 5 VDC a + 15 VDC. La operación es óptima para + 15 VDC. Los
voltajes de entrada de umbral son casi independientes de Vcc.
V — — ( T
y oul ~ \-í OUT 1
Se debe notar que el signo del voltaje de salida depende de la dirección del flujo
de corriente a través de la resistencia de realimentación.
"
103
CÓDIGO DK3FTAL DE BEFADA
±Vref
Rfb
I I I I I í O lout 1
o [out 2
R - 15 Kohms
(+15 Vdc)
Sí Vref es (-} O Vdc < Vout < + Vref
Rfb
±Vref Ce
lout 1
AO -O Vaut
lout 2
OFFSET
5V
LOGIC
OV INPUT
Las entradas y la salida del LM311 pueden aislarse de la tierra del sistema, y la
salida puede manejar cargas referidas a tierra, a la fuente positiva o a la fuente
negativa. La salida es de colector abierto, lo cual permite conectarse a cargas
de variados tipos. Aunque es más lento que otros comparadores, es menos
propenso en cambio, a oscilaciones espurias.
VOLTAGE COMPARATOR
OUTPUT
STROBE
OPERATIONAL AMPLIFIER
OUTPUT
BALANCE
Entre sus ventajas se tiene: son excelentes para aplicaciones de bajo ruido
usando fuentes de baja o alta impedancia; la etapa de salida permite conectar
grandes cargas capacitivas (10.000 pF) sin problemas de estabilidad; capacidad
de compensación interna y de grandes voltajes diferenciales de entrada.
108
VOLTAGE REFERENCE
-o Vin
R3 A1 -O Vout
D1 C1 R1
* R2
GND
(case)
La señal de reloj diseñada para el ¡^P, se conecta también al PIÓ para el cual se
especifica un período de reloj mínimo de 400 ns, que es el mismo especificado
para el Z-80; por lo tanto, al tener un período de 540 ns, que es el período
obtenido del circuito de reloj diseñado, se cumple con lo especificado por el
fabricante para el PÍO.
1 0 1 1 1 1 1 0 BEH DATOS
INTEL
1 0 1 1 1 1 1 1 BFH COMANDOS 0 STATUS 8279
A las líneas de selección B/A y C/D, se han conectado las Ifneas del bus de
direcciones A0 y A1 respectivamente, para seleccionar el Pórtico A (0L) o el
Pórtico B (1L) con la línea A0, y datos (0L) o control (1L) con la línea A-,. Por lo
tanto, como se puede ver en la Tabla 3.7, con las direcciones indicadas se
accede a los dos pórticos del PIÓ para transferir datos o comandos.
La señal M1 (ciclo de máquina) del jiP se conecta con la misma señal del PIÓ
para sincronizar la transferencia de datos entre los dos dispositivos.
Las señales IORQ (pedido de E/S) y RD (lectura) del pP se conectan con las
respectivas señales del PIÓ; estas dos líneas conjuntamente con las líneas CE,
B/A y C/D, sirven para la transferencia de datos o comandos entre el jj,P y el PIÓ.
Cuando IORQ, RD y CE están en su estado activo (0L), el pórtico seleccionado
por el estado de la línea B/A, transfiere datos al pP, y por lo tanto se efectúa una
operación de lectura. Cuando CE e IORQ están en su estado activo pero RD no,
al pórtico seleccionado por el estado de B/A, se está transfiriendo datos desde
el pP si la línea C/D tiene un nivel bajo (0L); o, se está transfiriendo comandos
desde el jiP si la línea C/D tiene un nivel alto (1L); y por lo tanto se está
efectuando una operación de escritura.
El bus de datos del ¡_iP está conectada directamente con el bus de datos del PIÓ
(D0 a D7), pues a través de este bus se realiza el intercambio de datos o
comandos entre los dos dispositivos.
En este caso no se utilizan las interrupciones del PIÓ, ya que el periférico al que
está conectado, el DAC1000, no dispone de una salida que pueda generar una
interrupción, y la conversión A/D la realiza el PIÓ interactuando con los diversos
112
Al Pórtico B del PIÓ se lo utiliza en el Modo O, Modo de Salida, y sus 8 bits PB0
a PB7 se conectan a los 8 bits menos significativos del DAC1000 DI0 a DI7,
respectivamente. Los bits PB0 a PB4í cumplen además una dobie función y por
ello están conectados a las entradas D0 a D4 del retenedor (latch) 74LS373,
respectivamente. Las salidas del latch Q0 a Q2, están conectadas a las líneas de
selección Ao a A2 del multiplexor análogo, y a A, B y C del multiplexor digital. La
salida Q3 del latch se conecta a la línea de selección STROBE del multiplexor
digital, y la salida Q4 del latch a la línea de selección EN del multiplexor análogo.
De esta forma el PIÓ controla la operación de los dos multiplexores, y los bits PB0
a PB4 pueden cumplir las dos funciones, gracias al concurso del latch 74LS373.
En la programación del |iP, cuando éste realice tareas a través del PIÓ, sea para
la conversión A/D o para seleccionar un pórtico de termocupla diferente en los
multiplexores, se debe tener cuidado de no habilitar simultáneamente al
conversor D/A y el latch 74LS373, cargando los bits respectivos de habilitación
del Pórtico A del PIÓ con los niveles correctos.
Las líneas WR1 (escritura) y WR2 (escritura extra), que son activas en bajo, se
conectan juntas para que los 10 bits de entrada del DAC ingresen al retenedor
de entrada y también al registro interno del DAC. Como la retención de los datos
tanto en el retenedor de entrada como en el registro interno se produce cuando
estas dos líneas pasan al nivel alto, se necesita una señal que produzca un
flanco positivo; por esta razón se conectan las dos líneas mencionadas a la línea
BRDY del Pórtico B del PIÓ que, cuando el pórtico se ha programado en modo
de salida, pasa de su estado inactivo (0L) a su estado activo (1L) para indicar al
dispositivo periférico que los datos están listos para ser transferidos; con ello se
consigue el paso de las líneas WR1 y WR2 a un nivel alto, que es lo que se
requería. Como el C.I. DAC1000 no posee una salida que se pueda conectar a
la línea BSTB del PIÓ, para indicar que los datos han sido recibidos
satisfactoriamente, se ha conectado a esa línea la salida BRDY, que producirá
un flanco positivo cuando se ejecute una instrucción de salida desde el jaP, con
lo cual el PIÓ pondrá a la línea BRDY en su estado inactivo, y quedará listo para
una nueva operación de escritura al DAC. Se debe aclarar que si el DAC no ha
sido seleccionado, colocando un nivel bajo en la línea CS, los datos que se
tengan en las líneas Dio a DI3, no podrán ingresar a los registros internos del
mismo; con esto conseguimos que se puedan utilizar las líneas conectadas a los
bits de entrada del DAC en otras tareas.
Para garantizar que el terminal VOUT del LH0070, que está conectado a la tierra
del sistema, no entregue una corriente mayor que la especificada por el
fabricante, se lo polariza con un voltaje de 15 V, que se obtiene con un diodo
zener conectado de tal manera que el voltaje del ánodo quede aproximadamente
a -10 V con respecto a la tierra del sistema, pues el ánodo estará conectado con
el terminal GND del LH0070. Para lograrlo, se conecta el diodo zener con 2
resistencias como se observa en la Figura 3.30 y se calcula el valor de las
mismas, asumiendo una corriente de 10 mA, que es la adecuada para el diodo
zener que es de 1/2 vatio; por lo tanto:
VR 5V
, = 5000
/ IQmA
Y, finalmente;
Como la conversión A/D la realiza el jjp a través del conversor D/A, usando el
método de aproximaciones sucesivas, el voltaje retenido en el circuito
muestreador-retenedor debe ser comparado con el voltaje análogo que se
obtiene a la salida del amplificador operacional LF356 conectado con el
conversor DAC1000. Para este propósito se utiliza el comparador LM311, cuya
entrada no invertida está conectada a la salida del muestreador-retenedor LF398,
y la entrada invertida, a la salida del amplificador operacional LF356. Como la
115
Para ello escribe una palabra en el Pórtico A que permita habilitar el conversor,
dejar al circuito muestreador-retenedor en la condición de retención, y los niveles
respectivos en los bits PAi y PA0 que le ubiquen en la mitad inferior del rango
completo, y que corresponden a los 2 bits más significativos del conversor, para
realizar la primera aproximación; luego escribe una palabra en el Pórtico B con
los 8 bits menos significativos del conversor; esta escritura permite la
transferencia de los 10 bits completos al conversor, gracias a la conexión de la
línea BRDY del Pórtico B del PÍO con las líneas de escritura WR1 y WR2 del
conversor.
Los 10 bits ingresados son convertidos a un voltaje análogo que está presente
en la salida del amplificador operacional LF356; este voltaje se compara con la
salida del circuito muestreador-retenedor en el comparador LM311. El jjP lee
entonces el nivel de salida del comparador, con lo cual conoce si el voltaje que
desea convertir está en la parte superior o inferior de la mitad del rango total;
para ello lee el bit PA3 del Pórtico A que está conectado con la salida del
comparador.
De acuerdo a lo que el jj,P lee desde la salida del comparador, decide entonces
en qué parte del rango realizar la siguiente aproximación, y repite el proceso
hasta encontrar los 10 bits que corresponden a la representación digital del
voltaje retenido en el circuito muestreador retenedor. En el siguiente capítulo se
explicará el programa desarrollada para que el jiP realice esta conversión.
Cuando el |j,P está dedicado a otras tareas, como por ejemplo la evaluación del
voltaje amplificado y convertido a digital de cualquier termocupla, debe dejar
deshabilitados al PIÓ, el DAC1000 y el resto de circuitos involucrados en la
conversión análogo-digital.
CAPITULO IV
En este capítulo se describe la programación del ¡iP Z-80 para conseguir que el
equipo funcione como un dispositivo de medición de temperatura. Aunque los
diferentes módulos de software están interrelacionados entre si, se los va a
dividir en 4 grupos importantes que son: manejo de teclado y display como
elementos de entrada-salida, conversión análogo-digital de los voltajes
amplificados de las termocuplas, aritmética de punto flotante y linealización.
Una descripción detallada del set de instrucciones del jjP Z-80 se encuentra en
el Apéndice C, pero si para comprender el funcionamiento de alguna subrutina,
es necesario profundizar en la explicación de cualquier instrucción del |iP, así se
lo hará.
Los dispositivos periféricos utilizados por el jaP para realizar las diferentes tareas
son el C.l. INTEL 8279 y el PÍO, los mismos que son programables, por lo que a
continuación se revisan los modos de programación y comandos de cada uno.
4.1.1 COMANDOS
Código;
MSB LSB
O O O D D K K K
DD
KKK
Código:
o o 1 p p p p p
Código:
' 1 O Al X A A A
X = No importa
Código;
O 1 1 Al A A A A
La CPU prepara al 8279 para una lectura de la RAM del Display escribiendo
primero este comando. Los bits de direcciones AAAA seleccionan una de las 16
filas de la RAM del Display. Si la bandera Al está establecida (AI=1), esta
dirección de fila será incrementada después de cada lectura o escritura a la RAM
del Display. Ya que el mismo contador se usa para lectura y escritura, este
120
Código;
1 O O Al A A A A
La CPU prepara al 8279 para una escritura a la RAM del Display escribiendo
primero este comando. Después de escribir el comando con A0 = 1, todas las
subsiguientes escrituras con A0 = O serán a la RAM del display. Las funciones
de direccionamiento y de Auto-lncremento son idénticas a aquellas para lectura
de la RAM del display. Sin embargo, este comando no afecta la fuente de las
subsiguientes lecturas de datos; la CPU leerá desde la última RAM (Display o
FIFO/Sensores) que fue especificada. Si, desde luego, la RAM del Display fue
la última en seleccionarse, la escritura a la RAM del Display, sin embargo,
cambiará la dirección de la próxima lectura.
Código;
A B A
1 X IW IW BL BL
X - No importa
Los bits IW pueden usarse para poner una máscara al dígito A y al dígito B en
aplicaciones que requieren pórticos de display separados de 4 bits.
Estableciendo la bandera IW (IW=1) para uno de los pórticos, el pórtico se
convierte en marcado, así que los ingresos a la RAM del Display desde la CPU
no afectarán ese pórtico. Entonces, si cada dígito es una entrada a un
decodificador BCD, la CPU podría escribir un dígito a la RAM del Display sin
afectar el otro dígito que está mostrándose. Es importante notar que el bit B0
corresponde al bit D0 de la barra de datos de la CPU, y que el bit A3 corresponde
al bit D7.
Código:
1 1 O C,
Los bits CD están disponibles en este comando para limpiar todas las filas de la
RAM del display a un código de blanqueo seleccionable como sigue:
Durante el tiempo que la RAM del display está limpiándose (~ 160 fis), no puede
escribirse en ella. El bit más significativo de la palabra de estado de la FIFO se
establece (1L) durante este tiempo. Cuando la RAM del display está disponible
otra vez, ese bit se restablece (0L) automáticamente.
Código:
1 1 1 E X X X X
X = No importa
122
Para los modos de matriz de sensores, este comando baja la Ifnea IRQ y habilita
escrituras adicionales a [a RAM. (La línea IRQ podría haber subido por la
detección de un cambio en un valor de sensor. Esto podría también haber
inhibido escrituras adicionales a la RAM hasta un reset).
La palabra de estado contiene las señales del estado de la PIFO, de error, y_de
display no disponible. Esta palabra es leída por la CPU cuando A0 está alto y CS
y RD están bajos. Ver Descripción de los Modos de Operación para más detalles
sobre la palabra de estado.
Los datos que se escriben con A0, CS y WR bajos son siempre escritos a la
RAM del Display. La dirección está especificada por el último comando de
Lectura o Escritura del Display. Un Auto-lncremento ocurre en el flanco de
subida de WR, si Al fue establecido por el último comando del display.
La línea IRQ pasa a alto si algún cambio de valor de un sensor se detecta al final
de un ciclo de barrido de la matriz de sensores. La línea IRQ se restablece
(reset) con la primera operación de lectura de datos si la bandera de Auto-
Incremento está en cero, o por el comando 'Terminar Interrupción" si la bandera
de Auto-lncremento está en uno.
MSB LSB
Dirección
RAM del
1er. Ingreso Display
O 1 14 15
9
126
Dirección
RAM del
2do. Ingreso Display
O 1 14 15
16vo. Ingreso
O 1
17vo. Ingreso
O 1
17 2
18vo. Ingreso
O 1
1718
Dirección
RAM del
1er. Ingreso Display
14 15 O
2do. Ingreso
Ser. Ingreso
16vo. Ingreso
127
Dirección
RAM del
17vo. Ingreso Display
18vo. Ingreso
Se debe notar que ahora la posición del display y la dirección del registro no
corresponden. Consecuentemente, el ingresar un carácter a una dirección
arbitraria en el modo de Auto Incremento podría tener resultados inesperados.
Por lo tanto, se recomienda, el ingreso iniciando en la dirección O de la RAM del
Display en forma secuencial.
Dirección
RAM del
1er. Ingreso Display
0 1 2 3 4 5 6 7
2do. Ingreso
0 1 2 3 4 5 6 7
1 2
Comando: 10010101
0 1 2 3 4 5 6 7
1 2
Ingresar el próximo carácter a [a localización 5 con Auto Incremento
Ser. Ingreso
0 1 2 3 4 5 6 7
1121 i i m i i
128
Dirección
RAM del
4to. Ingreso Display
0 1 2 3 4 5 6 7
1 2 3 4
Dirección
RAM del
1er. Ingreso Display
2 3 4 5 6 7 0
2do. Ingreso
2 3 4 5 6 7 0 1
1 2
Comando: 10010101
2 3 4 5 6 7 0 1
1 2
Ser. Ingreso
3 4 5 6 7 0 1 2
1 2
4to.Ingreso
4 5 6 7 0 1 2 3
3 4 1 2
Dirección
RAM del
Comando 10010101 Display
0 1 2 3 4 5 6 7
2do. Ingreso
2 3 4 5 6 7 0 1
1 2
3er. Ingreso
3 4 5 6 7 0 1 2
1 2 3
8vo. Ingreso
0 1 2 3 4 5 6 7
4 5 6 7 1 2 3
9no. Ingreso
1 2 3 4 5 6 7 0
5 6 7 9 2 3 4
La palabra de estado de la FIFO también tiene un bit para indicar que ia RAM del
Display estuvo indisponible debido a que un comando "Limpiar Display" o
"Limpiar Todo" no ha completado su operación de borrado.
FIFO llena
S/E O U N N
Número de
Caracteres en la FIFO
Error- Underrun
Error- Overrun
Cierre de Sensor / Bandera de
error para múltiples cierres
Display indisponible
Como se mencionó en el capítulo anterior los dos pórticos del PIÓ pueden ser
programados para operar en 4 modos: salida por byte (Modo 0), entrada por byte
(Modo 1), entrada/salida por byte (Modo 2) y entrada/salida por bit (Modo 3).
Para programar estos modos de operación se describe a continuación los
comandos que se deben usar.
4.2.1 MODOS: O, 1 0 2
Para programar un pórtico del PIÓ para los modos O, 1 ó 2 se requieren dos
palabras o comandos por pórtico que son los siguientes:
131
D7 D6 D5 D4 1 1 1 1
IDENTIFICA LA PALABRA
DE CONTROL DE MODO
NO IMPORTA
SELECCIÓN DE MODO
O O MODO O
0 1 MODO 1
1 O MODO 2
1 1 MODO 3
Un Vector de Interrupciones pues el PIÓ está diseñado para usarse con el jiP
Z-80 en el Modo 2 de Interrupciones, y por lo tanto el PIÓ debe proveer un vector
de Interrupciones cuando éstas están habilitadas.
D7 D6 D5 D4 D3 D2
IDENTIFICA EL VECTOR
DE INTERRUPCIONES
VECTOR DE INTERRUPCIONES
SUMINISTRADO POR EL USUARIO
4.2.2 MODO 3
D7 D6 D5 D3 D2 D1 D0
D7 D6 D5 D4 0 1 1 1
IDENTIFICA LA PALABRA DE
CONTROL DE INTERRUPCIONES
D7 = 0 INTERRUPCIONES DESHABITADAS
D? = 1 INTERRUPCIONES HABILITADAS
D7 D6 D5 D4 D3 D2 Di Do
Hay una palabra de control adicional que puede usarse para habilitar o
deshabilitar las interrupciones de un pórtico, sin cambiar el resto de la palabra
de control de interrupciones.
D7 D6 D5 D4 O O 1 1
IDENTIFICA LA PALABRA DE
"DESHABILITACION DE INTERRUPCIONES
-NO IMPORTA
D? = 0 INTERRUPCIONES DESHABITADAS
"D;=1 INTERRUPCIONES HABILITADAS
Como la señal de RESET está conectada también al C.l. INTEL 8279 que maneja
el display y el teclado, luego de recibir el pulso correspondiente, se pone en los
modos siguientes: display de 16 caracteres de 8 bits, ingreso por la izquierda;
barrido de teclado codificado, secuencia de 2 teclas; y, graduación interna de
reloj (preescaler) en 31.
Para conseguir que el reloj interno del 8279 tenga la frecuencia de 100 KHz, con
la cual se obtienen los tiempos de barrido y de eliminación de rebotes
especificados, se debe dar el comando 001PPPPP, estableciendo con los bits P
el divisor correspondiente. Como la frecuencia de reloj que ingresa al 8279 es
de 1.852 MHz, entonces:
I $52 MHz
Ps = = 18.52
100 KHz
Se escoge por tanto 18 para los bits P, lo que nos da el comando 00110010
(32H).
Que son los códigos que se han almacenado en memoria consecutivamente para
poder mostrar esta palabra en el display.
Por lo tanto los bits A3 y A7 de la palabra de control deben tener un 1 pues son
entradas, y el resto de bits deben tener un O pues son salidas (A5 que no tiene
conexión no importa como se defina), esta palabra entonces debe ser 10X01000
(88H si X = 0), se carga con este valor al acumulador A y se escribe la palabra
de control de bits en la dirección de control del pórtico A (7EH) a través de la
instrucción de salida OUT.
Los 8 bits PB0 a PB7 del pórtico B se conectan a ios 8 bits menos significativos
del conversor digital-análogo DAC1000 DI0 a DI7, respectivamente, y los bits PB0
a PB4l cumplen además una doble función y por ello están conectados a las
entradas D0 a D4 del retenedor (latch) 74LS373, respectivamente. Las salidas del
latch Qo a Ü2, están conectadas a las líneas de selección AO a A2 del multiplexor
análogo, y a las líneas de selección A, B y C del multiplexor digital. La salida Q3
del latch se conecta a la línea de selección STROBE del multiplexor digital, y la
salida Q4 del latch a la línea de selección EN del multiplexor análogo. De esta
forma el PIÓ controla la operación de los dos multiplexores, y los bits PB0 a PB4
pueden cumplir las dos funciones, gracias al concurso del latch 74LS373.
137
Se va ahora a dejar deshabilitados al multiplexor análogo
AD7501 y al multiplexor digital 74151 poniendo en sus
entradas de habilitación EN y STROBE respectivamente los
niveles adecuados (0L para el primer caso y 1L para el
segundo); como estas entradas están conectadas a las
A < flH
OUT (7DH), A
salidas del latch Q4 y Q3 respectivamente, se debe dejar
A < 54H retenidos esos niveles; para ello se escribe una palabra, con
OUT (7CH), A esos niveles, al pórtico B del PIÓ a donde están conectadas
A < 14H
las entradas D4 y D3 del latch; tomando en cuenta que por
OUT (7CH),A
ahora no importan los niveles de las otras líneas del pórtico,
entonces la palabra sería XXXD4D3XXX, reemplazando las
X por ceros y los niveles necesarios en D4 y D3 la palabra
queda 00001000 (08H) que se la carga en el acumulador A
141 para escribirla luego en la dirección de datos (7DH) del
pórtico B del PIÓ.
Los niveles que están ahora en las entradas D4 y D3 del latch deben copiarse a
las salidas Q4 y Q3 del mismo, para lo cual es necesario poner un 1L en el pin de
habilitación G del latch, condición siga (follow), pin que está conectada a la línea
A6 del pórtico A del PIÓ. A su vez se deshabilita al conversor D/A DAC1000
poniendo un 1L en el pin CS del mismo el cual está conectado a la línea A.*, y se
deja al circuito muestreador/retenedor LF398 en la condición muestrear (sample)
poniendo en el pin de control respectivo, que está conectada a la línea A2, un 1L.
Las líneas A7 y A3 que son entradas son irrelevantes en una instrucción de
escritura al pórtico, y las líneas A5 (sin conexión) y A-i y A0 que están conectadas
a los bits DI9 y DI8 del conversor pueden tener cualquier nivel con el conversor
deshabilitado; la palabra que se debe escribir es entonces X1X1X1XX,
reemplazando por ceros las condiciones no importa se tiene 01010100 (54H) que
se carga en el acumulador y se escribe a continuación en la dirección de datos
(7CH)del pórtico A del PIÓ.
139
Luego de que las entradas del latch se han copiado en las salidas, es necesario
poner al latch en la condición de retención (latch) para que los multiplexores
permanezcan deshabilitados y se pueda usar el pórtico B del PIÓ en la
conversión análogo-digital; para lograr lo mencionado se debe poner un OL en
el pin de habilitación G del latch, para lo cual se cambia a este nivel el bit 6 de
la palabra anterior y se mantiene las mismas condiciones para el conversor y el
muestreador/retenedor, entonces la palabra queda 00010100 (14H) que en forma
similar se carga al acumulador y luego se escribe a la dirección de datos (7CH)
del pórtico A.
Dirección #
NOMBRE Significado
RAM bytes
Almacena el número de dígitos ingresados al display cuando el
CONTA 1800H 1
equipo trabaja en modo de calculadora.
Cada bit de estas dos localidades de memoria sirve como bandera
FLAGS 1801H 2 para indicar una situación específica de funcionamiento del
programa.
Almacenan el número BCD (Binario Codificado en Decimal) que se
BCD 1803H 3 ingresó para efectuar una operación aritmética y que será convertido
a un número binario normalizado en punto flotante.
Almacenan un 1er. número binario normalizado en punto flotante
BN1 1806H 7
con el cual se efectuará alguna operación aritmética.
Almacenan un 2do. número binario normalizado en punto flotante y
BN2 180DH 7
con el cual se efectuará alguna operación aritmética.
Almacenan temporalmente un número binario en punto flotante,
TEM 1814H 6
mientras se efectúa alguna operación.
Almacenan la parte entera de la conversión de un número binario
BCDE 181AH 3
normalizado en punto flotante a un número BCD.
Almacenan la parte fraccionaria de la conversión de un número
BCDF 181DH 19
binario normalizado en punto flotante a un número BCD.
Almacenan resultados temporales de la conversión de un número
GN5 1830H 19
binario normalizado en punto flotante a un número BCD.
Almacenan resultados temporales de la conversión de un número
GN5T 1843H 19
binario normalizado en punto flotante a un número BCD.
Almacenan resultados temporales de la conversión de un número
BINNE 1856H' 7
BCD a un número binario normalizado en punto flotante.
Almacena temporalmente resultados parciales de la conversión
TEMADC 185DH 1
análogo-digital de los voltajes de [as termocuplas.
Almacenan resultados temporales de la evaluación de los
X 185EH 5
polinomios para la idealización de los voltajes de las termocuplas.
140
Dirección #
NOMBRE Significado
RAM bytes
Son una copia de la RAM del display (buffer del display) y se utilizan
para manejar el display más eficientemente. DBUF reserva, DBUF+
DBUF 1863H 8
1 led's de escala de temperatura, DBUF+2 a DBUF+7 seis displays
de izquierda a derecha.
Almacena el número de la termocupla de la cual se está midiendo
SCAN 186BH 1
la temperatura y que se está mostrando en el display.
NTER 186CH 1 Almacena e| número de termocuplas conectadas al equipo.
TERO a 186DH a Almacenan el tipo de termocupla (K = 0, J = 1, E = 2 o T = 3) que
4
TER3 1870H está conectada al pórtico 0, 1, 2 o 3 del equipo.
Almacena el tiempo en segundos que debe mostrarse la medición
SEGDL 1871H 1
de temperatura de cada termocupla.
Almacena la escala de temperatura (centígrados o fahrenheit) en la
WSCALE 1872H 1
cual se mostrará la medición de temperatura.
Almacenan un 1 si se desea medir y mostrar la temperatura de la
MTERO a 1873H a
4 termocupla conectada a los pórticos 0, 1, 2 o 3 del equipo; si no se
MTER3 1876H
desea medir y mostrar se almacena un 0.
Esta interrupción proviene del 8279 y se genera cuando se detecta una tecla
pulsada. Conviene recordar que en el diseño del equipo no se utilizó la
interrupción sin máscara NMI. Seguidamente se habilita las interrupciones con
la instrucción E!; se carga el registro HL con la dirección del registro FLAGS y se
establece un 1L en el bit 2 de ese registro para indicarle al programa que se va
a utilizar al equipo en la medición de temperatura. De allí salta a la dirección
etiquetada como NUMTERO para que el programa pregunte el número de
termocuplas conectadas al equipo a través del display.
4.3.1.1 SUBRUTINACLEAR
el estado del bit complementado en el bit Z (cero) del registro de banderas del
|iP. Si el bit 7 de la palabra no está en cero, regresa a leer la palabra de estado
y a verificar ese bit nuevamente; cuando ya lo está retorna de la subrutina.
Esta subrutina sirve para escribir en la RAM del display del 8279 los códigos
correspondientes a lo que se desea mostrar en el display. Antes de llamar a esta
subrutina se debe cargar en el registro HL la dirección del primer byte en RAM
o EPROM desde donde se quiere transferir los códigos al 8279. El registro B
debe venir con el número de bytes o códigos que se quieren transferir
consecutivamente iniciando con el byte apuntado por HL En el registro D viene
el código del comando del 8279 para escribir en la RAM del display con
autoincremento y, dependiendo de los 4 últimos bits del registro D, en que byte
de la RAM del display empezar.
Inicia cargando el registro DE con el valor OH. Luego carga el registro HL con
FFFFH. Decrementa el registro HL y seguidamente realiza la suma con líevo
(carry) de los dos registros de 16 bits.
Subrutina para borrar el buffer (copia) de la RAM del display del 8279, en la RAM
del equipo, para lo cual se debe poner en todos los bits correspondientes a los
segmentos de cada display un 1L pues los displays son de ánodo común.
Cuando está en medición de temperatura las teclas que se pueden pulsar son las
que se indican a continuación junto con la tarea que ejecutan:
146
MEDICIÓN DE T E M P E R A T U R A
TECLA TAREA
A Para ingreso de número y tipo de termocuplas.
Para mostrar configuración: número y tipo de termocuplas, tiempo que se muestre la medición
B
de cada termocupla y la escala de temperatura (°C o °F).
Para ingresar el tiempo (# de segundos) que se debe mostrar la medición de cada
C
termocupla.
D Para cambiar la escala de temperatura (°C o °F).
Para indicarle al programa si mostrar o no la medición de temperatura de una termocupla
E
particular.
Para ejecutar la Calibración de Cero (CAL 0) y la Calibración de Escala Completa (CAL. FS)
L
del amplificador operacional asociado al conversorD/A DAC1000.
SHIFT Para pasar a la función de Calculadora.
Si estando en esta función se pulsa cualquier tecla que no sea una de las
indicadas, el programa luego de decodificarla regresa a continuar midiendo la
temperatura.
CAL C U L A D O R A
TECLA FUNCIÓN
Ingresar número que se está mostrando en el display para realizar
A
operación.
B Sumar.
C Restar.
D Multiplicar
E Dividir.
F Cambio de signo.
H Punto.
SHIFT Para pasar a medición de temperatura.
ORG - Origen
Este directivo permite al usuario especificar el valor del contador del
programa durante el proceso de ensamblaje.
Con la instrucción siguiente, POP DE, se recupera en este registro doble desde
la pila (stack) la dirección a donde debía retornar el programa luego de atender
150
BIT 7.IHL)
Incrementa luego el registro HL para apuntar con él la
dirección FLAGS+1 y probar el bit O de esa dirección con
el objeto de verificar si el programa estaba preguntando
en qué escala mostrar la temperatura; si el bit O de
FLAGS+1 es 1L (Z = 0L) salta a la dirección SCLE a
continuar con el ingreso de escala; si ese bit es 0L (Z = 1i_)
INC HL
continúa.
BIT 0,(HL)
Prueba ahora el bit 1 de FLAGS+1 que está apuntado por
HL para confirmar si el programa estaba en la rutina de
cuáles termocuplas mostrar la medición en el display; si
el bit 1 de FLAGS+1 es 1L (Z = 0L) salta a la dirección
NO CUMOS a continuar con la rutina de cuáles termocuplas
BIT 1.ÍHL)
mostrar; si el bit 1 de FLAGS+1 es 0L (Z = 1L) continúa.
e I 9 1c
Para ello se carga el registro doble BC con 4H para que funcione como contador
de la instrucción LDIR que va más adelante; se guarda en el stack (pila) lo que
contiene el registro HL que es la dirección FLAGS, se carga ahora en este
registro la dirección DFUF+4 y en el registro doble DE la dirección DBUF+3, y a
continuación la instrucción LDIR que opera de la siguiente manera:
Se recupera a continuación del stack (pila) lo que tenía el registro HL que era la
dirección FLAGS, se decrementa este registro para que apunte la dirección
CONTA, que en las definiciones con el directivo EQU está un byte más arriba, y
se incrementa el contenido de ese registro pues se ha ingresado un carácter más
al conjunto de los display. Se llama ahora a la subrutina COSG la cual permite
conservar el signo del número ingresado y que se ubica en el primer display de
la izquierda. Finalmente se recupera del stack los registros HL y AF, se habilita
interrupciones y se salta a la dirección RFI para retornar de la interrupción.
A esta dirección, NKCAL, también viene el programa desde otros lugares, para
retornar a la subrutina de espera mencionada. Finalmente salta a la dirección
155
BIT 6 , (HL)
Prueba por tanto el bit 6 de la dirección FLAGS, para
verificar si está preguntando el tipo de termocuplas; si
este bit es 1L (Z = 0L) el programa está preguntando el
tipo de termocuplas y salta entonces a la dirección TTCO;
NO
si, en cambio ese bit es 0L (Z = 1i) el programa está
preguntando el número de termocuplas; continúa
CP 5H entonces y como en esta rutina solo acepta los dígitos del
1 al 4 (número de pórticos habilitados), compara al
registro A con 5H, con lo cual si la tecla ingresada está
entre O y 4, se producirá un carry; entonces si la bandera
C = O, la tecla pulsada es mayor que 4 y salta a la
dirección NTC desde donde retornará de la interrupción
a una subrutina de tecla pulsada no válida.
Subrutina utilizada para conservare! signo del número que se está ingresando;
se puede cambiar el signo del número a partir de que por lo menos esté
ingresado un dígito; como el signo se escribe en el primer dispíay de la
izquierda, al ingresar un nuevo dígito, todos los caracteres se desplazan hacia
la izquierda y por lo tanto el signo se perdería. Entonces esta subrutina logra
que no se pierda el signo del número.
161
Bufferdel Display
DBUF+7 Dígito 1
En el gráfico que está a continuación se puede ver la situación del display del
equipo y de la RAM del display del 8279 después de la llamada a esta
subrutina.
CALL CLEAR
SE carga el registro doble HL con la dirección DBUF+2
desde donde se quiere transferir al display, dirección que
corresponde al primer dispiay de la izquierda; al registro B
HL <-— DBUF +2 se lo carga con 6H para escribir a los 6 display's, y al
B -< 6H registro D con 90H que corresponde al comando del 8279
D -< 9QH para escribir en la RAM del display con autoincremento
desde la fila 0.
CALL DISPY
Se llama a la subrutina DISPY para transferir al display del
equipo, a través del 8279, el número de caracteres con
que viene el registro B, desde las localidades apuntadas
< 1H
por el registro HL consecutivamente, y de acuerdo al
comando del 8279 que viene cargado en el registro D.
CALL DELAY
Se carga ahora al registro B con 1H, para a continuación
llamar a la subrutina DELAY con el objeto de mostrar
durante 1 segundo lo transferido al display por la subrutina
DISPY.
Como las direcciones definidas con los directivos DWM conducen a varias
subrutinas que se ejecutan al pulsar una tecla, dependiendo de la función que
está ejecutando el equipo, se las va a describir de acuerdo a ello; en primer
lugar las subrutinas correspondientes al modo de calculadora y posteriormente
las subrutinas correspondientes al modo de medición de temperatura.
SB3F
HL < FLAGS
SET 3 , (HL)
4.5.1.3 SUBRUTINASIGN
4.5.1.4 SUBRUITNAPOINT
Las subrutinas que hemos analizado hacen llamadas a otras subrutinas que
pasamos a explicar a continuación; asf; la subrutina ENTRY, llama a las
subrutinas ENTER y BCDBIN, esta última será descrita dentro del análisis de
Aritmética de Punto Flotante. Se describe ahora la subrutina ENTER.
Buffer Display
DISPLAY
DBUF+2 BF Número BCD #display
DBUF+3 80 BF 80 02 99 CO
DBUF+4 02
DBUF+5 99 • 8 6. 4 0 3
DBUF+6 CO
DBUF+7 BO Registro C = 3H, posición punto.
esta subrutina. En el caso del display 3 que muestra el número 6 con punto
decimal, el código a 7 segmentos es 02H porque el bit 7 que corresponde al
punto decimal debe estar encendido con un OL; ese mismo número sin punto
decimal tendría el código 82H, como aparece en la tabla HTAB de los códigos
a 7 segmentos de los números O a 9.
significativos del acumulador (bits 4 a 7), y los 4 bits menos significativos (bits
O a 3), quedan con O's. Suma el acumulador A con el contenido de lo
apuntado por IX, que es alguno de los bytes de BCD en RAM, y que contiene
ya el dígito LSD convertido correspondiente al display anterior; con esta suma
obtiene en el acumulador A los dígitos MSD y LSD que corresponden a 2
display]s consecutivos. Carga por lo tanto en lo apuntado por IX, el resultado
de la suma indicada.
Las subrutinas SUMA, RESTA, MULT y DIV llaman a las subrutinas ÍDEM e
IDEMO que se analizan a continuación. Igualmente estas subrutinas llaman a
su vez a las subrutinas AFP, SFP, MFP y DFP respectivamente, que son las
que realizan las operaciones aritméticas en punto flotante, y que por lo tanto se
las analizará al describir esa parte.
4.5.1.9 SUBRUTINAC7SEG
181
Aquí se puede notar que el MSD del acumulador no
es afectado. En el caso presente el acumulador A y
181
CALL DISPY i 1 +
MSD LSD MSD LSD (HL)
-f
I i I +
MSD LSD LSD MSD (HL)
i
(C) (HL)
B B-1
HL HL + 1
NO
Se requiere ahora transformar el resultado de [a
conversión a un número binario normalizado en punto
flotante, tema que se analizará posteriormente. Por
ahora carga en el registro B OAH para desplazar
máximo 10 veces los 10 bits resultado de la
conversión que se encuentra en el registro DE, hasta
conseguir que en el bit más significativo de DE se
tenga un IL. Carga también el registro C con 88H,
que es el exponente binario del número 1023 decimal
normalizado (todos los 10 bits de la conversión en
1 L), V con cada desplazamiento decrementa ese
registro. Lo mencionado se consigue en el lazo con
la etiqueta CONV.
190
Registro C registro D Registro E
190
En primer lugar entonces llena las localidades DBUF con lo que se debe
mostrar en el display, así: en DBUF+2 almacena el código a 7 segmentos de la
letra t (10000111 binario, 87H) y en DBUF+3 el código a 7 segmentos del
número de termocupla que se está barriendo con el punto decimal encendido.
la bandera carry (Cp) y utilizando las instrucciones ADC (suma con carry) y
DAA, que convierte el contenido del acumulador a dos dígitos BCD, si es la
siguiente instrucción de una instrucción de suma o resta con el acumulador
conteniendo dígitos BCD. Se debe hacer un lazo con los 3 bytes de BCD para
que el redondeo involucre a todo el número.
En ella escribe el valor 07H a la dirección de datos del pórtico A del PIÓ, con lo
cual mantiene el latch 74LS373 en retenga (latch), habilita el conversor
DAC1000, mantiene el circuito muestreador-retenedor en muestrear (sample) y
pone 1L en los bits de entrada más significativos del conversor. La tabla
adjunta nos ayuda a comprender el porqué del valor 07H, de acuerdo a la
conexión del pórtico A del PIÓ.
Pórtico Señales
Código Dirección
A PÍO Conectadas
A? X + Salida Multiplexor Digital
G 1 Siga (Follow)
A6 0
Habilitación Latch 74LS373 0 Retenga (Latch)
—
As X Sin conexión
CS 1 Deshabilitado
A4 0
Selección de chip Conversor DAC1000 0 Habilitado
—
A3 X -< Salida Comparador LM311
Control 1 Muestrear (Sample)
A2 1 Circuito Muestreador Retenedor 0 Mantener (Hold)
—
A! 1 • * Dh» Conversor DAC1000
Ao 1 > D]8 Conversor DAC1000
07 H
Escribe también en el pórtico B del PIÓ OFFH, con lo cual ha puesto todos los
10 bits del conversor en IL y con ello se puede efectuar la calibración de
196
VOUT = ~ (V
^ ' 1024
En primer lugar escribe en el display los caracteres nu.tc. leyendo los códigos
a 7 segmentos desde el patrón en memoria TNUM; en el último display escribe
el código a 7 segmentos del número de termocuplas ingresado que, después
de leerlo de la localidad NTER, lo evalúa en la tabla HTAB (códigos a 7
segmentos de los dígitos O a 9). Esto lo muestra durante 1 segundo, llamando
a la subrutina NTYTY ya explicada.
Después de ello cambia el contenido del buffer del display para mostrar el tipo
de termocupla y si se debe mostrar o no la medición de cada una. Para ello
lee las localidades de memoria TERO a TER3, donde se almacenan los tipos
de termocuplas ingresados de la siguiente forma: para termocupla tipo K se
almacena un O, tipo J un 1, tipo E un 2, y tipo T un 3. Igualmente lee las
localidades de memoria MTERO a MTER3 donde se almacena la información
de si mostrar o no la medición de cada termocupla con la siguiente
equivalencia: O no mostrar, 1 mostrar. Y va mostrando una a una la
información de cada termocupla; por ejemplo, si se ingresó 4 termocuplas, y se
seleccionó la No. O tipo E, mostrar su medición; la No. 1 tipo K, no mostrar; la
No. 2 tipo J, no mostrar; y, la No. 3 tipo T, mostrar; en el display se podrá ver:
W. E 1 durante 1 segundo
ti. K O durante 1 segundo
t2. J O durante 1 segundo
198
Pone primero un 1Len el bit 1 de FLAGS+1 para indicar que el programa está
en la rutina de preguntar si mostrar o no la medición de cada termocupla.
Luego entra en un lazo para preguntar consecutivamente de cada termocupla
si mostrar o no su medición, escribiendo en el display los caracteres f#. x ?,
donde # corresponde al número de termocupla de la cual se está preguntando,
200
Para ello lee la localidad SCAN para conocer de cuál termocupla se está
preguntando; lee también la localidad MTERx donde se almacena la
información de si mostrar o no la medición de la termocupla en cuestión;
encuentra el código a 7 segmentos del número ingresado (O o 1) y lo carga en
la localidad DBUF+7 del buffer del display; llama entonces a la subrutina
NTYTY para mostrar por 1 segundo la información ingresada, junto con el
número y el tipo de termocupla de la cual se está preguntando.
En ella escribe el valor 04H a la dirección de datos del pórtico A del PIÓ, con lo
cual mantiene el latch 74LS373 en retenga (laten), habilita el conversor
DAC1000, mantiene e! circuito muestreador-retenedor en muestrear (sample) y
pone 0L en los bits de entrada más significativos del conversor. La tabla
adjunta nos ayuda a comprender el porqué del valor 04H, de acuerdo a la
conexión del pórtico A del PIÓ.
Pórtico Señales
Código Dirección
A PIÓ Conectadas
A7 X + Salida Multiplexor Digital
G 1 Siga (Follow)
A6 0
Habilitación Latch 74LS373 0 Retenga (Latch)
—
As X Sin conexión
CS 1 Deshabilitado
A4 0
Selección de chip Conversor DAC1000 0 Habilitado
—
203
Pórtico Señales
Código Dirección
A PIÓ Conectadas
A3 X * Salida Comparador LM31 1
Control 1 Muestrear (Sample)
A2 1
Ai 0
—> Circuito Muesíreador Retenedor
Dls Conversón DAC1000
0 Mantener (Hold)
Ao 0 • + DIsConversorDACIOOO
04 H
Escribe también en el pórtico B del PIÓ OH, con lo cual ha puesto todos los 10
bits del conversor en 0L y con ello se puede efectuar la calibración de cero,
conectando un multímetro en los puntos de prueba respectivos, y moviendo el
potenciómetro correspondiente a esta calibración, hasta obtener O voltios.
Esta subrutina hace uso del registro doble DE del jaP para obtener el resultado
de la conversión; como el conversor es de 10 bits se requiere almacenar el
204
OF t * U
205
En la dirección ENDH, a donde salta cuando ya se han obtenido los 2 bits más
significativos, carga el acumulador con 3H, realiza un AND lógico con el
registro D, suma el valor 20H y el resultado de las dos operaciones anteriores
lo escribe en la dirección de datos deí pórtico A del PIÓ, que está en el registro
C, con lo cual deja los circuitos integrados en la situación que se había
mencionado y los 2 bits más significativos del conversor de acuerdo a lo que
se ha obtenido; pone un IL en la bandera carry (Cp) con la instrucción SCF,
para introducirlo en el bit más significativo del registro L con la instrucción RR L
que está etiquetada con SHIFTL.
207
4.7 LINEALIZACION
AD595
T — AD594'OUT
'^-' ie , ,77
J OUT — ~~ 1 ° uy
°UT 193.4
Para la termocupla tipo E:
AD594
Enr,r = • — 28.5 LiV
°UT 164.1 ^
Y, para la termocupla tipo T:
= AD595OUT
247.3
Entonces se debe encontrar el voltaje entregado por cada termocupla
aplicando estas fórmulas, para lo cual se ha calculado manualmente los
números binarios normalizados en punto flotante correspondientes a los
divisores del primer término de cada ecuación, y a los términos que se deben
restar. Luego, con la ayuda del directivo DFB del ensamblador Cross16 se los
incluye en el listado del archivo a ensamblar, para que después de obtenido el
archivo hexadecimal que produce el CrossIG, sean grabados en la memoria
EPROM.
209
Los coeficientes que se utilizan han sido obtenidos del Manual OMEGA
"Temperature Measurement Hand Book and Encyclopedia", Edición 1985 y
que se pueden observar en la Tabla 2.5 del capítulo 2 y que parcialmente se
repiten a continuación con las termocuplas que interesan; en ella aparecen: la
precisión que se puede lograr y el rango de temperatura en los cuales se
pueden usar los polinomios.
Igual que para las. ecuaciones de las termocuplas, los coeficientes mostrados
en la tabla, fueron calculados manualmente para obtener los números binarios
normalizados en punto flotante correspondientes; y, con la ayuda del directivo
DFB del ensamblador Cross16 se los incluyó en el listado del archivo a
ensamblar, para que después de obtenido el archivo hexadecimal que produce
el CrossIG, sean grabados en la memoria EPROM.
210
Las definiciones con los directivos DFB se realizaron iniciando con el grado del
polinomio, a continuación los 2 términos de las ecuaciones y finalmente los
coeficientes de los polinomios, como se muestra en las tablas que siguen:
TERMOCUPLA TIPO K
Número Normalizado
Coeficientes Decimal Etiqueta En Punto Flotante
Grado Polinomio 8 GRADOK 08
Divisor Ecuación 247.3 TKO 43.77.4C.CD
Término Ecuación 0.011 TK1 3C.34.39.58
38 6.33708 E+13 CKA8 AE.8B.5A.97
a; 1.38690 E+13 CKA7 32.6E.44.82
36 -1.18452E+12 CKA6 B5.9E.FB.CC
as 4.83506 E+10 CKA5 38.4A.CC.10
34 -860963914.9 CKA4 BA.61.B2.4F
33 2210340.682 CKA3 3B.10.DB.5D
32 67233.4248 CKA2 3D.89.B1.AE
31 24152.10900 CKA1 41. C1. 37.85
ao 0.226584602 CKAO 3E.68.05.CB
TERMOCUPLA TIPO J
Número Normalizado
Coeficientes Decimal Etiqueta En Punto Flotante
Grado Polinomio 5 GRADOJ 05
Divisor Ecuación 193.4 TJO 43.41.66.66
Término Ecuación 0.016 TJ1 3C.83.12.6F
35 2018441314 . CJA5 36.07.74.8F
34 -264917531.4 CJA4 B9.8A.E4.A1
33 11569199.78 CJA3 3C.3D.8C.BE
32 -218614.5353 CJA2 BE.5F.DC.7D
31 19873.14503 CJA1 41.9E.FC.33
30 -0.048868252 CJAO BD.48.2A.14
TERMOCUPLA TIPO E
Número Normalizado
Coeficientes Decimal Etiqueta En Punto Flotante
Grado Polinomio 9 GRADOE 09
Divisor Ecuación 164.1 TEO 43.24.19.99
Término Ecuación 0.0285 TE1 3C.E9.78.D5
39 2.06132 E+13 CEA9 28.B9.AA.CE
aa -9.19278E+12 CEAS AD.21.B8.9A
a? 1.71842 E+12 CEA7 30.EC.2D.87
36 -1. 76807 E+11 CEA6 B4.3D.D8.57
35 1.10866 E+10 CEAS 37.3a.00.96
34 -448703084.6 CEA4 B9.EB.3F.E9
33 12695399.5 CEAS 3C.50.00.1D
32 -282639.0850 CEA2 BE.90.B6.12
31 17189.45282 CEA1 41.89.84.00
3o 0.104967248 CEAO 3D.D6.F9.12
211
TERMOCUPLA TIPO T
Número Normalizado
Coeficientes Decimal Etiqueta En Punto Flotante
Grado Polinomio 7 GRADOT 07
Divisor Ecuación 247.3 TTO 43.77.4C.CD
Término Ecuación 0.011 TT1 3C.34.39.58
a? 3.94078 E+14 CTA7 34.D3.91.AB
36 -2.66192 E+13 CTA6 B7.DF.4C.4C
as 6.97688 E+11 CTA5 3A.36.E5.0D
34 -9247486589 CTA4 BC.17.82.C5
33 78025595.81 CTA3 3D.9F.CB.E2
32 -767345.8295 CTA2 BF.44.70.C7
ai 25727.94369 CTA1 41.CD.D2.D4
ao 0.100860910 CTAO 3D.CE.90.2A
Se han definido los coeficientes como aparecen en las tablas para facilitar la
evaluación del polinomio de cada termocupia; se debe aclarar que en las
tablas anteriores, el grado del polinomio no está normalizado porque se lo
utilizará como contador al realizar la evaluación.
T -
Y también de la forma:
T =
T = { { { { a5 . x + a4 } x + a3 } x + a2 } x + a\ x + a0
REFERENCIA 1QQOO mV
FCCR = y
= 9.765625 mV
Paso C
^"onversion 1024
Recupera de la pila en el registro HL, la dirección del primer byte del término
que se debe restar de acuerdo a la ecuación, y transfiere este término a las
213
212
Llama a continuación a la subrutina SFP para restar del
número normalizado que se encuentra en las
localidades BN1, que es el resultado de la división
anterior, el número normalizado que se encuentra en las
DE <-— BN2
BC -<-— 4H localidades BN2, que es el término que se debe restar
LDIR de acuerdo a la ecuación respectiva. El resultado de
PUSH HL esta resta queda almacenado en las localidades BN1.
Con ello se ha obtenido el voltaje generado por la
termocupla a partir del voltaje convertido desde el
CALL SFP
amplificador AD-594 o AD-595.
La norma define tres formatos; precisión sen'cilla (32 bits), doble precisión (64
bits) y precisión extendida (80 bits). Este último formato está concebido para
reducir errores de redondeo y es usado principalmente dentro de unidades de
aritmética de punto flotante. Tanto el formato de precisión sencilla como el de
215
doble precisión utilizan base 2 para las fracciones y notación en exceso para
los exponentes. En las figuras que siguen se muestran los formatos:
3ITS 1 8 23
PRECISIÓN FRACCIÓN
SENCILLA
SIGNO EXPONENTE
BITS 52
DOBLE
PRECISIÓN EXPONENTE FRACCIÓN
SIGNO
Uno de los problemas tradicionales con los números de punto flotante es cómo
tratar con números demasiado pequeños o demasiado grandes. La norma del
IEEE, además de los números normalizados, trata con otros cuatro tipos
numéricos que se describen a continuación.
Cero ± 0 0
Infinito ± 111.. .1 0
Bit de signo
FCCR = 9.765625 mV
2 127 x 1001.110001
O 10000010 00111000100000000000000
Como se podrá notar, de lo descrito en relación con la norma del IEEE para
punto flotante, el desarrollo de las subrutinas que permitan operar ai pP en
base a esa norma implica un desarrollo bastante complejo y tedioso que no es
el objetivo del presente trabajo. Por estas razones se desarrollaron las
subrutinas indicadas con precisión sencilla, pues la medición de temperatura
que se consigue con el equipo tiene una precisión de ± 1 °C por el conversor
análogo-digital utilizado que es de 10 bits, y por los polinomios de Idealización
empleados que sirven para precisiones de ese mismo orden.
Para facilitar las operaciones con los números normalizados, se escogió una
metodología con la cual se guarda el signo del número normalizado, el
exponente se lo ubica en el primer byte del número, y se coloca el 1 implícito
del número normalizado en el bit más significativo del segundo byte. Con ello
se puede operar más fácilmente por un lado con el byte correspondiente al
exponente y por otro con los 3 bytes del significando. A este procedimiento se
lo ha llamado desempacar un número normalizado.
Subrutina CLN. Para borrar o llenar con ceros desde la dirección que está
apuntada por el registro HL, y el número de bytes con que viene cargado el
registro B. En ella existe la etiqueta REP, donde se la puede llamar para que
se ejecute parcialmente.
Subrutina CFP. Para determinar cuál de los números con los que se va a
operar, BN1 y BN2, es mayor: si BN1 ^ BN2 los deja como están; en cambio
si BN2 > BN1, los intercambia; con lo cual esta subrutina siempre dejará el
número mayor en BN1.
220
Subrutina SHF. Para desplazar 1 bit hacia la derecha los bytes de un número
binario desempacado cuyo primer byte, el exponente, viene apuntado por el
registro HL1 para incrementar su valor; en el registro E viene el número de
veces que se debe incrementar al registro HL para que apunte el byte desde
donde se debe empezar a desplazar el significando; y, el registro D viene con
el número de bytes que conforman el número desempacado. En ella existe la
etiqueta SH1, donde se la puede llamar para que se ejecute parcialmente.
Subrutina RSU. Para restar desde el byte menos significativo del significando
de 2 números desempacados que vienen apuntados por los registros HL y DE,
y el número de bytes con que viene el registro B. El resultado se va
acumulando en los bytes apuntados por el registro DE.
Subrutina CMO. Para verificar si el número de bytes con que viene cargado el
registro B contienen ceros, y desde la dirección apuntada por el registro HL. Si
alguno de los bytes es diferente de cero, retorna sin tomar ninguna acción; en
cambio, si todos los bytes contienen ceros, carga O en el byte apuntado por el
registro IX, que generalmente es el exponente de un número desempacado.
Subrutina ÑOR. Para desplazar hacia la izquierda los bytes del significando
de un número desempacado localizado en los 6 bytes de BN1, hasta que en el
bit más significativo del primer byte del significando quede un 1. Con cada
desplazamiento decrementa el exponente del número, que viene apuntado por
el registro índice IX. Cheque también si el exponente del número es cero, y si
lo es retorna de la subrutina sin tomar ninguna acción. Para cumplir con su
función, esta subrutina llama a su vez a la subrutina SL, que se describe a
continuación.
Subrutina AOV. Para sumar la bandera carry (Cp) a (a cual se [e pone un 1u,
al significando del resultado de una operación efectuada, desde el byte menos
significativo apuntado por el registro HL, y eí número de bytes con que viene
cargado el registro B.
4.8.2.2 SUBRUTNAMFP
Además de las subrutinas indicadas, desde esta subrutina se llama a las que
se indican a continuación, junto con una breve descripción de su función;
Subrutina DAD. Para sumar la bandera carry (CF) ai número de bytes con
que viene cargado el registro B, y desde la dirección apuntada por el registro
HL, que debe ser el byte menos significativo del número, y convertir el
resultado de la suma a dígitos BCD. La instrucción utilizada para ello DAA
(Ajuste Decimal del Acumulador) debe estar precedida de una instrucción de
suma o resta con el acumulador, lo cual se cumple en la subrutina.
2 8
Si a un número binario se le aumenta 4 ceros a la derecha, se lo ha
multiplicado por 16; si a este resultado se lo desplaza 1 bit hacia la derecha se
lo ha dividido para 2, y se obtiene 8x; si al número multiplicado por 16 se lo
desplaza 3 bits a la derecha se lo ha dividido para 8, y se obtiene 2x; y, por
último si se suma los dos resultados anteriores, se obtiene el número original
multiplicado por 10.
Esta subrutina separa la parte entera de la parte decimal, obtiene los bits de la
parte entera dividiéndola sucesivamente para 2, para [o cual la desplaza 1 bit
hacia la derecha, hace el ajuste a números BCD después de cada división, y
va almacenando los residuos obtenidos (O's o 1's) para encontrar el número
binario requerido. A la parte decimal en cambio la multiplica sucesivamente
por 2, desplazándola hacia la izquierda 1 bit, hace el ajuste a números BCD
después de cada multiplicación, y va almacenando los 1's o O's que se reflejen
en la bandera carry (llevo) resultado de las sucesivas multiplicaciones. En la
conversión de la parte entera cuenta el número de bits obtenidos para
encontrar el exponente con exceso (bias) del número en punto flotante. Si el
número ha tenido parte decimal en cambio, lo desplaza hacia la izquierda
hasta encontrar el primer 1 que será el 1 implícito, cuenta el número de
desplazamientos para encontrar igualmente el exponente con exceso (bias) del
número en punto flotante. Finalmente realiza redondeo si es necesario y
normaliza el número obtenido.
Además de las subrutinas indicadas, desde esta subrutina se llama a las que
se indican a continuación, junto con una breve descripción de su función:
Subrutina BCBIEN. Para convertir bit a bit un número BCD, cuyo byte más
significativo viene apuntado por el registro HL, con el número de bytes con que
viene el registro C, a un número binario puro que se va almacenando con el
225
mismo número de bytes, en las localidades cuyo byte más significativo viene
apuntado por el registro DE. Hace la corrección a números BCD del número
original después de cada desplazamiento.
EXPERIMENTACIÓN, CONCLUSIONES Y
RECOMENDACIONES
5.1 EXPERIMENTACIÓN
En esa figura también se tiene una vista frontal de la tarjeta principal donde se
observan los diferentes C.l. utilizados en el diseño entre los que se pueden
distinguir: el j¿P Z-80, el INTEL 8279, el PIÓ, las memorias EPROM y RAM, el
conversón DAC1000, entre otros. Junto a cada circuito integrado se ha instalado
un condensador de 0.01 [iF, que es una técnica corriente al diseñar tarjetas con
varios de estos circuitos.
En las fotografías de la Figura 5.4 se tiene una vista frontal del teclado y del
display con los 2 LED's de indicación de escala, y un sócalo de 14 pines que
concentra las señales de los pórticos de entrada. Se tiene también una vista
posterior donde se nota que para el montaje del teclado se utilizó un circuito
impreso, y para el montaje del display la técnica de wire wrapping. Se observa
además el montaje de los cajetines telefónicos utilizados como pórticos de los
circuitos de amplificación de las termocuplas.
5.2 CONCLUSIONES
El proceso de diseñó del hardware fue bastante dinámico porque en una primera
aproximación se previo por ejemplo que solamente con el [iP Z-80 y un PIÓ, se
podría realizar la mayoría de tareas requeridas para el funcionamiento del
equipo, pero conforme se iba cargando de tareas al ¡iP se comprendió que era
necesario liberarlo de algunas de ellas como las de barrido del teclado y refresco
del display; fue entonces cuando se decidió utilizar el C.l. INTEL 8279 gracias a
lo cual se liberó de esa tarea al jiP. Con este cambio fue necesario rediseñar el
hardware y consecuentemente modificar el software,
Otra aproximación que resultó fallida fue cuando se calculó que para el desarrollo
de los programas para el jiP serían suficientes 2 memorias EPROM de 2 KB de
capacidad para tener un total de 4 KB, las cuales resultaron insuficientes, por lo
que fue necesario incrementar esa capacidad, cambiando una de ellas por una
memoria con capacidad de 4 KB, para tener un total de 6 KB, capacidad con la
cual ya se logró grabar todo el programa desarrollado.
Este cambio implicó por supuesto un rediseño del hardware en lo que tiene
relación al circuito de decodificación de memoria, el que consta, como se analizó
en el capítulo III, de un decodificador de 8 salidas con 3 líneas de selección y una
compuerta AND.
Otro cambio de diseño apareció cuando se decidió que las señales +ALM de los
amplificadores de las termocuplas, a más de utilizarse para que enciendan el
LED de alarma de los cajetines telefónicos que albergan a los amplificadores de
cada termocupla, sean leídas por el ¡iP para que a través de esta información
pueda éste dar en el diplay la indicación de termocupla abierta (f#.oPEn). Al
intercalar el C.l. 1489 con el cual se cambia el nivel de señal de 15 VDC a 5VDC
el LED de alarma se encendía sin que la señal +ALM esté activa; fue necesario
por tanto cambiar el diseño como se explicó en el numera] respectivo.
5.3 RECOMENDACIONES
La medición de temperatura que se obtiene del equipo puede servir para realizar
acciones de control en procesos donde intervenga la temperatura, para lo cual
sería necesario incrementar el hardware del equipo de acuerdo al control que se
desee obtener, y modificar por supuesto la programación.
Se podría también ampliar la capacidad del equipo para que mida temperaturas
a través de otros tipos de sensores como termistores o RTD's pues con el
desarrollo de las subrutinas de punto flotante se facilita la manipulación de los
voltajes que entregan los sensores mencionados,
REFERENCIAS BIBLIOGRÁFICAS
0000 ORG OH
0000 C37B01 JP INICIO
01F4 FB WAIT1: El
01F5 00 WAIT: NOP
01F6 18FD JR WAIT
048F AF XOR A
0490 326B18 LO (SCAN).A
0493 218800 MOSTRAR1: LO HL,#HTAB
0496 3A6B18 LD A,(SCAN)
0499 F5 PUSH AF
049A 4F LD C,A
049B 0600 LD B,#OH
049D 09 ADD HL.BC
049E 7E LD A.(HL)
049F CBBF RES 7,A
04A1 FD7701 LD (IY+1),A
04A4 216D18 LD HL.OTERO
04A7 F1 POP AF
04AB 4F LD C,A
04A9 09 ADD HL.BC
04AA 4E LD C,(HL)
04AB 21A400 LD HL,#TYPEK
04AE 09 ADD HL.BC
04AF 7E LD A,(HL)
04BO FD7703 LD {IY+3),A
04B3 FD36052C LD (IY+5},#2CH
04B7 FB Ei
04B8 C3BE06 JP NUMTER1
0811 BE CP (HL)
0812 CAEB06 JP Z.CONF1G3
0815 34 INC {HL)
0816 18B5 JR TYPEINO
OFOO 41 LD B,C
OF01 05 DEC B
OF02 C5 PUSH BC
OF03 CB39 SRL C
OF05 0600 LD B,#QH
OF07 C5 PUSH BC
OF08 111C18 LD DE,#BCDE+2
OFOB 210218 LD HL,#BCD-1
OFOE 09 ADD HL.BC
OFOF EDB8 LDDR
OF11 01 POP BC
OF12 C5 PUSH BC
OF13 3E03 LD A,#3H
OF15 91 SUB C
OF16 280A JR Z.NF
OF1B 11141B LD DE,#TEM
OF1B 210318 LD HL,#BCD
OF1E 09 ADD HL.BC
OF1F 4F LD C,A
OF20 EDBO LDIR
OF22 211A18 NF: LD HL,#BCDE
OF25 0603 LD B,#3H
OF27 CDBD11 CALL CEO
OF2A DAE80F JP C.SOLOFR
OF2D 01 POP BC
OF2E D1 POP DE
OF2F D5 PUSH DE
OF30 CB22 SLA D
OF32 CB22 SLA O
OF34 42 LD B,D
OF35 C5 PUSH BC
OF36 0600 LD B,#OH
OF38 211D18 LD HL,#BCDF
OF3B AF XOR A
OF3C ED42 SBC HL.BC
OF3E 01 POP BC
OF3F C5 PUSH BC
OF40 C5 CPE: PUSH BC
OF41 E5 PUSH HL
OF42 115718 LD DE,#BINNE+1
OF45 CDD211 CALL BCBIEN
OF48 E1 POP HL
OF49 01 POP BC
OF4A 10F4 DJNZ CPE
OF4C 01 POP BC
OF4D D1 POP DE
OF4E C5 PUSH BC
OF4F 3E05 LD A,#5H
OF51 92 SUB D
OF52 CA3E10 JP Z.NORM
OF55 3E20 LD A,#20H
OF57 90 SUB B
OF58 47 LD B.A
OF59 3E03 LD A,#3H
OF5B 91 SUB C
OF5C 4F LD C,A
OF5D C5 PUSH BC
OF5E CB42 BIT O.D
OF60 2815 JR Z.DEPAR
OF62 D1 POP DE
OF63 01 POP BC
OF64 C5 PUSH BC
OF65 215718 LD HL,#BINNE+1
OF68 41 LD B.C
OF69 AF XOR A
OF6A ED67 DEIMP: RRDA
OF6C 23 INC HL
OF6D 10FB DJNZ DEIMP
OF6F 01 POP BC
OF70 3E04 LD
A29
1129 7E LD A,(HL}
112A D600 SUB #QH
112C 2007 JR NZ.CM1
112E 23 INC HL
112F 10F8 DJNZ CMQ
1131 AF XOR A
1132 DD7700 LD (IX+OJ.A
1135 C9 CM1: RET
11 CA 7E DAD: LD A,(HL)
11CB 8F ADC A,A
11CC 27 DAA
11CD 77 LD (HLJ.A
11CE 2B DEC HL
11CF 10F9 DJNZ DAD
1101 C9 RET
11D5 AF XOR A
11D6 CD1011 CALL SH1
11D9 E1 POP HL
11DA 51 LD D.C
11DB CD1011 CALL SH1
11DE E1 POP HL
11DF 41 LD B.C
11EO CB7E MQ8: BIT 7.(HL)
11E2 280B JR Z.MSD
11E4 7E LD A,(HL)
11E5 E60F AND #OFH
11E7 57 LD D.A
11E8 7E LD A,(HL)
11E9 E6FO AND #OFQH
11EB 0630 SUB #30H
11ED 82 ADD A,D
11EE 77 LD (HL),A
11EF CB5E MSD: BIT 3,(HL)
11F1 280B JR Z.LSD
11F3 7E LD A,(HL)
11F4 E6FO AND #OFOH
11F6 57 LD D.A
11F7 7E LD A,(HL)
11F8 E60F AND #OFH
11FA D603 SUB #3H
11FC 82 ADD A,D
11FD 77 LD (HLJ.A
11FE 23 LSD: INC HL
11FF 10DF DJNZ MQ8
1201 C9 RET
0000 END
A36
MEDICIÓN DE TEMPERATURA
Mientras el equipo se encuentre en este modo, se pueden pulsar las teclas que
se indican a continuación, con su respectiva función:
CALCULADORA
X
J
Zilog
Product
Brieí
August 1980
Features 158 insiruciions, software compatible with • Extensive instruction set includes string, bit,
all 78 of the 8080A insíructions. byte, word operations and block transfers
High speed'—up to 4 MHz raíe with a along with efficient addressing modes such
mínimum 1.0 /ís instruction execuíion time as indexed and relative.
for the Z-80 A and 2.5 MHz and 1.5 /is for • All Z-80 Family components oífer bus-
the Z-80. request and prioritized interrupt request
Duplícate set of general-purpose and flag daisy chains that can be implemented
registers (16 total) eases design and opera- without external logic.
tion of such sysíem software programming, • Three modes of high-speed interrupt pro-
single context switching, background- cessing: 8080 compatible, non-Z-80
foreground programming, single-level inter- peripheral and Z-80 Family peripheral
rupt processing. Two 16-bit índex registers daisy chain.
allow efficient processing of tables and
arrays.
General The Zilog Z-80 microprocessor is the cen- instruction set, dual register sets and other
Description tral element of the Z-80 Microprocessor features of the Z-80 CPU provide higher
Family, which includes a variety of compatible ihroughput and greater efficiency in memory
i peripheral circuits. The Z-80 Family handles utilization. ín addition, the Z-80 CPU is easy io
most microprocessor applications with little use in a systern because of its single -r5 V
additional logic. Z-80 designs are efficient and supply requirernent and fully compatible
cost effective microcomputer systems. family oí peripheral circuits. All Z-80 Family
The Z-80 CPU is a third generation 8-bit mernbers are fabricated with scaled n-channel
microprocessor wiih exceptional capabiíities siíicon-gaíe depletion-load technology.
and computaiional power. The powerful
,rf7
MflEQ
<Q*
[ORO
|Q3
flB
WS
AIS
ñFSH
CLK d»
Qr
HALT
a»
WATT
CPU
CONTROL íÑr
SF5R
ÑW- jJSi
RESET
CU-
¡ORO Q™
*aV
UNO
^CS034-0210 CS034-0211
ijpontinued) the programmer. The registers include two sets
of six general-purpose registers that may be
used individually as 8-bit regisíers or as 16-bit
regisier pairs. There are also two seis of
accumulator and flag registers.
The programmer has access to either set of
main or altérnate registers through a group of
exchange instructions. This altérnate set allows
foreground/background mode of operation or
may be reserved for very fast interrupt
response. Each CPU aiso contains a 16-bit
stack pointer which permits simple implemen-
tation of múltiple leve! iníerrupts, unlimíted
subroutine nesting and simplification oí many
types of data handling.
The two 16-bit índex registers alíow tabular
data manipulation and easy implementation of
reiocatable code. The refresh regisíer provides
for auiomatic, totally transparent refresh oí
D- external dynarnic memories. The I register is
used in a powerfui interrupt response mode ío
íorm the upper eight bits of a pointer to an
interrupt service address table, while the
interrupting device supplies the lower eight
bits of the pointer. An indirect cali is íhen
made to this service address. Figure 3. Typical Z-80 Family Environment
¿asíruction The Z-80 CPU has one of the most powerfui íransfers between mernory and I/O and bit
Seí and rich instruction sets available in any 8-bit operations on any location in memory. The
microprocessor. ít includes such unique opera- Z-80 CPU offers instructions in the following
tions as block move for fast and efficient data cataaories:
CS037-01
Parallel Input Output
Controller
Product
Brieí
August 1980
General The Z-80 PIÓ Paralieí I/O Circuit is a pro- interrupt control. The interrupt Íogic of íhe
Descripüon grammable, dual-port device that provides a PIÓ permits full use of the efficient interrupt
TTL-compatible interface between peripherai capabiiities of the Z-80 CPU during i/O
devices and the Z-80 CPU. The CPU con- transfers. All logic necessary to impíement a
figures the Z-80 PIÓ to inierface with a wide fuíly nested interrupt structure is included in
range of peripherai devices with no other the PIÓ.
external Íogic. Typicaí peripherai devices that Anoíher feature is that the PIÓ can be pro-
are compatible with the Z-80 PÍO include most grammed to interrupt the CPU on the occur-
keyboards, paper tape readers and punches, rence of specified status conditions in the per-
r printers, PROM programmers, etc. ipheral device. For exampíe, the PIÓ can be
One characteristic of the Z-80 PIÓ that programmed to interrupt if any speciñed per-
separates it from other interface controílers is ipheral aíarm conditions should occur. This
that all data transfer between the peripheral interrupt capability reduces the time the pro-
device and the CPU is accomplished under cessor musí spend in polling peripheral status
-. ~ DO Ao
~ °1 AI
~D 2 A,
DATA ~ ba" • A3
DI r i -10 U 03
BUS
- D. A, D-f \ 39 I] o«
_ _ > PORT A °5 C 3
38 D °5
DS A*
CE p 4 URÍ
-. .- D7 AT CÍO C 5 3G J IORO
B/A P B 35 J RD
ASQ 9 32 I] B5
CE Z-80 PIÓ Bo A i £ ] 10 31
- z-ao pío
MI GND Q 11 30 JBS'
BI
-
" RD
10RQ 3j
B3
A3 9 12
A P 13
2
29
28
J B;
I] 31
A, fj 14 27 J B0
*- > PORT 3
Aq [J 15 25 U -rSV
BRDY DQ rj l9 22 U 1EO
-, ¡NT" BSTB D, Q 20 31 I] BRDY
IHTERRUPT
CONTROL
IEI
—
IED
CS03S-029S
^ontinued) designated Port A and Port B. Each port has
i^» separaíe, individuaíly defined bits for each
eight data bits and two handshake signáis,
fíeady and Strobe, which control data íransfer. port. During operation, Ready and Strobe ar
The Ready output indicates to the peripheraí not used. Instead, an interrupt is generated i
that the port ís ready for a data transfer. the condition of one input changes, or if al!
Strobe is an input from the peripheraí that inpuís change. The requirements for gener-
indicates a data transfer has occurred. atíng an infcerrupí are defined during the pro
Operating Modes. The Z-80 ports can be pro- gramming operaíion; íhe active leve! is
grammed to opérate in four modes: byte output specified as either High or Low, and fche logi
(Mode 0), byte input (Mode 1), byte input/out- condition is specified as either one input acti
put (Mode 2) and bit input/output (Mode 3). (OR), or al! inpuís active (AND). For exampí
ín Mode O, either Port A or Port B can be if íhe porí is programmed for active Low
programmed to ouíput data. Both ports have inpuís, and the logic function is AND, íhen a
outpui regisíers that are individually addressed inputs at the specified porí must go Low to
by the CPU; data can be written to either port aenerate an iníerruot.
at any time. When data is.writíen to a port, an
active Ready output indícales to the external SYSTEM
device that data is available at the assocíated ausEs
ñiCB
both ports. Port B must be set to Mode 3, and TxCB
must be masked off. In operation, Port A is
used for both data input and output. Ouíput
operation is similar to Mode O except data is SIO
C6036-
8279/8279-5
PROGRAMMABLE'KEYBOARD/DISPLAY ¡NTERFAC
a Slmultaneous Keyboard Display a Single 16-Character Dispiay
Operations
3 Ríghi or Laíi Eníry 16-Byte Display
a Scanned Keyboard Moda RAM
n Scanned Sensor Mode a Mode Programmable from CPU
a Sírobed Inpuí Eníry Moda 3 Programmable Sean Timing
E S-Characler Ksyboard PIFO « Iníerrupt Outpuí on Key Eníry
a 2-Key Lockouí or N-Key Roüover with
a Available in EXPRESS
Contad Debounca
—Standard Temperatura Range
*»&>'•' -'"'V^r'^v^^.' e Dual S- or 16-NumericaI Dispiay —Extended Temperatura Range
The Intel™ S279 is a general purpose programmable keyboard and display ¡/O ¡nlerface tíevice designed for use with
Iniel5 microprocessors. The keyboard portion can provitíe a scanned interface to a 6-i-contact fcey maínx. The
keyboard portion will aiso ¡nterface (o an array of sensors or-a strobetí interface keyboard, such as [he hall effecí and
ferrttc- vanely. Key depressions can be 2-kuy lockout or H-key roiiover. Keyboard entrtes are debounced and sirobsd-in
an 8-cnaracter r!FO. If more thsn 3 characiürs are eníeretí. overrun status is set. Key sntries set íhe interrupl oulpul
Une to ttífe CPU.
• The display portion provides a scanned display inlerfsce for LEO, incandescent, and other popular display
' technologies. Both numeric and alphanumeric segmeni disptaya may be used as well as simple indícators. The 3279
; has 16X8 display F.A.M which can be organizsd into dual 16X¿. Th3 HAW can be foaded orinterrogaíed by íhe CPU. Both
rignt entn/, catculator and left enír/ typewriler display formáis are possible. Eoíh read and v/rite of ¡he display RAM
; can be clone v/tlh aulo-incremenl of íhe display RAM address. :
\ .
- -ÍEYOATA
5-37*1
•
HARDWARE DESCñlPTlON
The 5279 is packaged in a 40 pin DIP. The following is
3 íunctional description of each pin.
Pin Pin
Symbcl No. Ñame and runction Symboí No. Ñame and Funcílon
DB0-DB7 19-! 2 Si-dlrectíocnl dota bus: AI! data SH1FT 36 Shlít: The shift ¡nput siatus is
and commands beiween ihe CPU siored along with the !tey position
and the 3279 are transmitied on on key closure ín the Scanned Key-
these linas. board modes. !í has an active in-
Clocic: Clock from-sysiem used to ternal pullup to keep it high until a
CLK 3
genérate i/iternal íiming. switch closure pulís ¡t low.
6-375
•ABSOLUTE MÁXIMUM RATINGS*
Máximum P.atlngs" may cause permanent damage ío i
device. Thís is a stress rating only and funcional opera-
Ambient Temperatura' . O C to 70 C tlon of ihe device af ¡hese or any other conditions above
Storage Temperatura -G5°C to 125'C those indicated ín the operatlona! sectíons of íhls specifi-
Voltage on any Pin wíth catfon ¡s not implied. Exposure to absoluta máximum
Respect 10 Ground raíing condhíons (or extended periods may affeci devlce
Power Díssipation relia biliíy.
CAPACITANCE
Symbol Parametcr Typ. | Max. | Unit 'j Test Condltíona
CIN Input Capacitance 5 | 10 | PF fr; = 1 MHz Unmsasured
COUT Output Capacitance j 10 j 20 | pF pins rsturned £o Vsg
8279 | 8279-5
Symbol Parameter MIn. Max. | MIn. | Max. Unit
UR Address Stable Sefore RÉAD | 50 I o | ns
.-•;.-,;-^í :••*-?. "'
•'•• :¿s¿. •.•-*<=.-:* i IRA Address Hold Time íor REAO •- j 5
! 0 J Í ™
'RR READ Pulsa Width 1 420 ! 250 Í i ns
1DW
Daia Set Up Time for WRITE 300 150 ! ns
1WD Data Hold Time for WRITE 40 | 0 ¡ ( ns
lwcr V^rite Cycle Time 1
1 1 1 I "*
OTHERTIMINGS
i
8279 8279-5 | |
Symbol f Parameter Mln. Max. Min. Mas. ; Unit ¡
toW 1 C!ock Pulse Widlh ¡ 230 120 ' nsec í
tcv ; Ciock Period 500 320 j nsec !
NOTES:
1. 3279. IOL =* l.SmA; 3279-5, IOL. » 2.2mA.
2. IOH a -lOOfiA
3. 3279. Vcc = -5V =5%; 8279-5. Vcc = -r5V r 10%.
4. 3279, CL = lOOpF; 3279-5. CL - ISOpr.
5. The Prescslar snould be programmed to provide a 10 /¿s íníernal cíock cycle.
' ?or Extended Temoeralure EXPRESS, use M8279A eléctrica! parameters.
IHPUT/OUTPU7
A C. TESTIfíQ; IHPUTS «HE DHIVEH AT ZíV FOR A UOGIC * t * ANO O -=5V ?OR
A LOGIC 3 nUlMG MSASUñEMENTS AflE WADE AT J.OV FOfl A LOGIC -1" CL - lío D?
VIQOflVFOHALOGlC 0.' Ct(MCLUDSS JIG CAPACTTAÍtCE
DISPLAY
-,<-••ív^-l
"J*"*-''..;?.'£.- •"t í
V
/ V J
^^
1 i ftL, SI, ^ 1 ai, ai, 1 «t, 1 *u f-,u «U 1 HL
1 t Ui 1 ! ' U j "Ll 1 1 ' \ 1 "Li
C01I01TIONAL WP.ITE TO FIFO
flU SELECTEQ, LAICHED
:
Semiconductor Temperatura
StorageTemp
NMC2732 32k-Bit (4k x 8) UV Erasable PROM AII Inpuí and
with Resp
VPP SuppíyV
General Description Features to VSS Dur
PowerOissíp
The NMC2732 Is a 32,768-blt EPROM operatlng (rom a • SingleSVpowersupply
single 5V power supply. Thís device is an ultraviolet » 450 nsmax access time LeadTemper
erasable, electrlcally programmable, read only memory
» Low power:
fabrícated using National's hlgh speed, low power, sillcon
gate technology.
Active—150 mA max READ O
Standby-—30 mA max
Thls device is deselected when pin 18 Is high and automat- • Fullystatlc DC Oper
Ically placed in the standby mode. Thís mode provides an • TRI-STATE® output
80% reduction ¡n power wlth no íncrease in access time.
• AIII/OpInsTTLcompatible Symbol
The NMC2732 has an output enable control to elimínate
bus contention In mlcroprocessorsystems. • Pin compatible with exístlng EPROMs and ROMs
1LI1
• Output enable control
Bits may be programmed at random, ¡n sequence or sin- ILI2
gly. Typical erasure time Is 20 minutes using a 12 mW/cm2
ICC1
ultraviolet lamp.
1CC2
VIL
Block and Connection Diagrams* VIH
Dual-ln-LIne Package VOL
CND
VCC VPP (VSS1
VOH
I II
SV !5V GNU
AC Char
Sym
Altérnate
IACC
'CE
toe
'OH
tPF
Capacíta
Order Number NMC2732Q
Sea NS Package J24CQ Symbol
5-66
SíorageTemperature -65°Cto +125'C
All Input and Output Voltages + 6V to - 0.3V
wíth Respect io VSS During Read
VPP Supply Volíage with Respect + 26.5V to - 0.3V
to VSS During Programmlng
Power Dissípation 1.5W
LeadTemperature(Solder¡ng,10seconds) 300°C
READ OPERATION
DC Operating Characíeristics(Note2) TA=o°cto7o g c,vcc~5v±5% I vss=ov
Symbo! Parame-ter Conditions Min Max Units
ngEPROMsandROMs
ILI1 Input Load Current = S.25V 10
AC Characíeristics7A=o°cto7o o c,vcc=:5v±5%,vss=ov
Symbol
Parameter Conditions Min Typ Max Units
Altérnate I Standard
AIO Address to Outouí Valid
ÍACC TAVQV 450
— CCiÉ) ICE TELQV C5 toOutput Delay
t OE I TGLOV I Output Enable lo Output Delay Ce = VIL 120
ÍOH TAXOX
— 05(Q6)
TEHOZ Ce (E) to Output Hi-Z 100
— 04|Q5I
— Oj(Q4|
5-67
DC Charact
RaadCycle(CÉ = Symbol
¡U Input
TEH
ReadCycIe(OE(G) = VIL)
TEH
TEHD
ADÜRESSES VALIÓ VALIÓ
TEH
tov TELQ
tpw TcLE
VIH
TVP
CE
VIL
'PF
'ACÓ "(TELQV)
[TAVQV)
VOH \Z
Hi-Z VALIÓ
OUTPUT
VOL
ADORESSES
VIH
AOORESSES VALIÓ VALIÓ
VIL
QE/VPP
tTELQVl
VIH
STAND B Y ACTIVE STANOBY
VIL
I ACC
(TAVQV)
_VIH-
VAL1D FOR VALIÓ FOR C£
QUTPUT VIL-
CURRENT AOORESS CURREWT AODRESS
VOL
5-63
DC CharacteristicsTA=25 a c=5 a c, vcc=5v±5%,vpp=25v±iv
Symbol Parameter Condltions Mln Typ Max Units
ILI Input Current All Inputs = VILorVIH 10
-0.1
r VIL
VCC-fl
AC CharacteristicsTA=25°Ci;5 o c 1 vcc=5V = 5
Hi-Z
Symbol
Parameter Condhions Mln Typ Max Unlts
Altérnate Standard
AODRESSES
DATA
OÉ/VPP
STANOBY
HÍ-Z
Note -t: The inoui tltning laíefsnce level ls IV lor VIL ana 2V for VIH.
• Symbols In oarentnesos are prooosed Indusify standard.
5-59
VPP Supply Volt
to VSS
ÜAIO IDF
— Cf/PGMif/P]
tOH
IOD
0 6 |QG]
Capacrtan
O j (Olí — 05 (051
T A =2S°C, f =
QZ (Q2|-^ — 0 4 |<M)
SYMBOL
— 0 3 (Q31
Cl
CO
150 míV max siandby I LO Output Leakage Current VOUT= 5.5V, CE/PGM = 5V 10 pA
AC Characteristics (Note 4)
Líne Paekage
TA = -55° C to +125°C, VCC = 5V ±10%, VPP = VCC ¿0.6V (Note 3|, VSS = OV, unless otnerwise noted.
J SYMBOL
23
PARAMETER CONDITIONS MIN MAX UNITS
ALTÉRNATE STANDARD
r ACC
TAVQV Address to Output Deiay CE/PGM = OE » VI L 450 ns
IDF TGHQ2 Output Enable High to Outpu: H¡-Z CE/PGM = VIL 0 130 ns
— Q5IQ6I
Capacrtance (Notes)
TA = 25°C, f = l MHz
>erMM2716ÜM
lckage,J24CQ
Note 1: "Absolute Máximum Ratlngs" are thase valúes beyond which the safety of the device cannot be guaranteed. Except for "Operating
Temperature Range" they are not meant to imply that the devices should be operated ai these limits. The table of "Electrical Characteristics"
Address Inpuis
provides conditions for actual device operation.
Data Oiíiputs
Note 2: Typical conditions are for operation at: TA = 25° C, VCC = 5V, VPP = VCC, and VSS = OV.
Chip &ab le; Program Note 3: VPP may be connected to VCC except dunng program, The :0.6V tolerance allows a circuít to switcn VPP between the read voltage
Dutput Enable ana ttie orogram voltage.
Read 5V, Program 25V Note 4; Output load: 1 TTL gate and CL = 100 pF. Input rise and fall times < 20 ns.
3ower (5V ) Note 5: Capacltance is guaranteed by periodíc testing.
¿round
5-25
•t
•i
DC Elé
(TA = 25°
Read Cyc e (CE/PGM = VIL)
SYMBOL
S
ADORESSES Í^^^^^X VALID JA VALID
ALTÉRNA
1 , 'OH .!
1 (TAXQX) |
tAS
VIH • • V . 3-
CH1P.ENABLE \ / íOS
VIL • -\
tos
1—. «J 'CE IQD
(TELQV) (TEHQZ) —*"* """ *AH
VDH rtr-T -Jf \7 «OH
vni. • -\ ÍDH
™
* AOORESSES
VIH
VIL
VALID
Standby Power Down Mode (OE - V| L)
V-f
)d
/-V
VALID
tCE
ÍPW
IPR
tpp
Note 1:
tne devic
VIH yf V ULLUM . No e 2:
CHIP ENABLE / STANDBY \ ACTIVE / STANDBY No e 3:
VIL j \ No e 4:
i EQQ 'ACC No a 5:
No e 6:
5-26
DC Eléctrica! Characteristics and Operating Conditions (Notes 1 and 2)
HA = 25°C =5°C) (VCC = 5V ±5%, VPP = 25V ±1 V)
VALIÓ SYMBOL
PARAMETER MIN TYP MAX UNI
ALTÉRNATE STANDARD
OE Setup Time 2
tos TGHPH Us
[ OD
ÍDS TDVPH Data Setup Time 2 íis
OEHoldTime 2 ns
ton TPLGX
5-27
L- 'AS ^__j \ IAH . -J
^ITAVPH ~ (IPLAXJ VALID ADDRESSX t
VIH - DATAIN STABL'E \Z _/ S Tu / D A T A IN STABLE o
GATA
HZM
VIL -
CUHRENTADOHESSX
i
/~
-f trF
ÍJ
\V
V \l A
[
IIGHQZI ~—j *—""~ ~| 1— ¡TGHQZÍ p
VJH- j l
G ITPIDX)""" L~~ \
VIL; / 'GS . T
(TDVPH1 'PW
_ 'OS IIPHPLJ
*~
r
ITGHP
&P
VIL- / 1 1 -t
'PR <PF
ITPHIPHZ]"""1 ^ "~^ ^* (TPUPL1)
Functionai Descrip Note: VPP = 25V
DEVICE OPERATION
The MM2716M has 3 modes c f operation in the normal Standby Mode (Power Down)
system environment. These are shown in Table .
The MM2716M may be powered down to the standby
Read Mode mode by making CE/PGM = VIH. This is independen! of
OE and automatrcally puts the outputs in their Hi-Z
The MM2716M read operatio i requires that OE = VIL, state. The power is reduced to 25% (150 mW max)
CE/PGM = VIL and that add resses AO— A10 have been of the normal operating power. VCC and VPP must
stabilized. Valid data will ap pear on the output pins be maintained at 5V. Access time at power up remaíns
after tACC» 'OE/ tQE times ( see Switching Time Wave- either t^QQ or t^g (see Switching Time Waveforms).
forms) depending on whích ¡s limiting.
Deselect Mode
PROGRAMMING
The MM2716M is deselected t y making OE = VIH. This
mode ¡s ¡ndependent of CE/f GM and the condition of The MM2716M ¡s shipped from National completely
the addresses. The outputs a re Hi-Z when OE = VIH. erased. AII bits will be at a "1" leve! (output high]
This allows OR-tying 2 or m are MM2716M's for mem- in this initial state and aíter any full erasure. Table II
ory expansión. shows the 3 programming modes,
5-28
CMOS Static RAM IDT6116SA
16K(2Kx8-Bit) IDT6116LA
Features Description
* High-speed access and chip select times The IDT6116SA/LA is a 16,384-bit high-speed static RAM
- Military: 20/25/35/45/55/70/90/120/150ns(max.) organized as 2K x 8. It is fabricated usíng IDTs high-performance,
- Industrial: 20/25/35/45ns(max.) high-reüability CMOS technology.
- Commercial: 15/20/25/35/45ns(max.) Access times as íast as 15ns are avaiiable. The circuit also offers a
* Low-power consumption reduced power síandby mode. When CS goes HIGH, the circuit wil[
* Battery backup operation automatically go to, and remain in, a standby power mode, as long
- 2Vdata relention voltage (LA versión only) as CS remains HIGH. This capabiiity provides sígnificantsysíem levei
* Produced with advanced CMOS high-performance power and cooling savíngs. The low-power (LA) versión aiso offers a
technology battery backup data retention capabiiity where the circuit typícally
* CMOS process virtually eliminates alpha partióle soft-error consumes oníy 1 uWto4uW operating offa 2V battery.
rates AllinputsandoutputsofíhelDT6116SA/l_AareTTL-compatible.Fuily
* Input and output directly TTL-compatible static asynchronous circuitry is used, requiring no clocks or refreshing
* Static operation: no clocks or refresh required for operation.
* AvaÜable in ceramic and plástic 24-pin DIP, 24-pin Thin Dip, ThelDT6116SA/LAispackagedin 24-pin 600and300 mil plasticor
24-pin SOIC and 24-pin SOJ ceramicDIP, 24-1 eadgull-wing SOIC, and24-leadJ-bendSOJproviding
"* Militan/ product compliant to MIL-STD-833, Class B high board-levei packing densiíies,
Military grade producí is manufactured in compliance to the latest
versión oí MIL-STD-883, Ciass B, making itideally suited to miütary
temperatureapplications demandingthe híghestleve! of performance and
reliability.
Vcc
128X123
ADDRESS MEMORY
DECODER GND
ARRAY
A 10
•
i/00 •
• I/O CONTROL
INPUT
DATA * ••
CIRCUIT
I/O 7
Yi\L
CIRCUIT
FEBRUARY 2001
NOTES:
1. VIL (mtn.) = -3.0V for pulse wídth less than 20ns. once per cycle.
2. VIH must not exceed Vcc -t-O.SV.
DC Electrical Characteristics
(Vcc = 5.0V ± 10%)
IDT611BSA IDT6116LA
VOL Outpul Low Voltage !OL= 8mA, Vcc= Mía — 0.4 — 0.4 V
VOH Output High Voltage IOH = -4mA, Vcc = Mia 2.4 — 2.4 — V
3089 luí 07
DC Electrical Characteristics(1)
(Vcc = 5.0V ± 10%, Vuc = 0.2V, VHC = Vcc - 0.2V)
6116SA20 6116SA25 6116SA35
6116SA15 6TI61A2Q 6116LA25 6T16LA35
!CC2 Dvnamic Operating Current SA 150 130 150 120 135 100 115 mA
CS < VIL Outputs Open
Vcc = Max., f=fMAX a LA 140 120 140 no 125 95 105
ISB Standby Power Supply Current SA 40 40 50 40 45 25 35 mA
QTL Level)
CS> VIH, OutpuE Ofjen
Vcc = Max., f = ÍMAX'4 LA 35 35 45 35 40 25 30
3089 luí 08
NOTES:
1. All valúes are máximum guaranteed valúes.
2. ÍMAX = 1/tnc, oníy address inputs are cyding at ÍMAX. f = O means address inputs are noi changing.
IDT6116SA/LA
CMOS Static RAM 2K Í16K x 8-Bit) Mintarv. Commcrcial. and Industrial Temperatura Rangas
Ao - Aio Address Inputs TSTG Slorage Temperatura -55 to +125 -65 to +150 ac
TruthTableí 1 )
Mocte CS OE WE L/0
Standby H X X High-Z
Read L L H DATAoui
Read L H H High-Z
WriE L X L DATAN
NOTE:
1. H = Vm, L = VIL.X = Oont Care.
O Semiconductor ,Digi
O
3
v— MICRÓ-DAC:™ - " ...
JZ
•*-* DAC1000 through DAC10Q8 10-Bit,>P Compatible, te
n^perature(
O
o Double-Buffered D to A Converters
o
O General Descripííon Features
The DAClOOOíhrough DAC1008 are adVanced CMOS/ • Uses easy to adjusí END POINTspecs, |
Q SÍ-Cr 10-, 9- and 8-bií accurate multíplyíng DACs ' STRAIGHTUNEFIT
C
whlch'are designad to interface directly wüh the
• Low powerconsumptlon •• : - : '' para
8080, 8048, 8085, Z-80 and other popular micro-
processors. These DACs áppear as a memory fú.
Direcí interface to all popular microprO'ces
locaíion or an I/O port to the fjp and no.' ¡nterfacing 1 *" ^
[ogic is needed. • iritegrated íhín film on CMOS structure ^ ? rity Error
Typical Application
n CONTROL
C5^
WH
Bíl» 1/Bvn ?
x^a
Supply Cur
^ytput Lea
' 1 II I Inp
PJJW Sta
_ i St
fclnput Cu
8-92.
' Digital Input-- _---.-- V c c toGND --'- '—'-- _(part numb'ér's with '.'LCD".suífix) .
^aíV REF lnput V¿ . " ' • ' • ' } ±25V /:- .. YC • _ , . .r-55°C to'+125*C
¡Range ' '" -—65'Cto +150"C ., . . f
". ..! (parí numbers with "LD" suffix)
:.T-..., .. .... •••• 0 g C t ó ' 7 0 ° C
^ e DÍ5SÍpatIonatT A ='25°C(Note3}. • . 875rrvW """ ' "J;
i (part number with LCN suífix)
í Applied tol OUTr or , . - ;'! ''" RanaeofV ' ' ' 5Vto'l6V D C
. \ -100mVtoV cc .. ñangeofy c c
•"•'"
K^peraturetsoldaring.lOseconds) ' 300 'C _' Voltage at Any Digital Inpuí
Sfiftal Inputs
ftow Síate Threshoid 0.8 VDC
H'gh State Thresnoid 2.0 VDG
ilnput Curren: Digital Inputs < 0.8V -40 -150
Digital Inputs > 2.0V • 1.0 100
8-93
lour-j.Settling time ts V,L = OV V ] H =5V ' ;..; 500
^m
.Write and.XFER Pulse Wldth tw V]L = OV V|H = 5V _ '•;•••'_ :"'- _ 150 30 '.*'' 'm\
"Data Setup Time '' ' tos VlL = OV .V IH =5V ^ ' ." 0.
- Data. Hold Time 90
Control Setup Time tes VIL = OV V IH =5V 'o '
Control Hold Time tCH V|L = OV V |H =5V 10 0
Outpuí Capacitance
COUTi
All data inpuís high .250
"i"" 60- :
COUT-| " " _ • All data ¡nputs low - - - 60 --
250
™il
Notel: "Absolute Máximum Ratlngs" are those valúes beyond which the safety of trie devlce cannot be guTrí
speclflcations are not meant to imply that the devices shouid be operated at these absolute máximum limlts,.
Note 2: All'voltages are measured with respect to GND, unless otherwíse-speclfled.. '•" ' ' XXif;
Note 3: Thls 875 mW specíficatlon applles for all packages. The low Inírinsic power dissipatlon of thís parí (and the'fác
way to signiflcantly modify the power dissípatlon) removes concern for heat sinkíng and máximum Juncíion temperafúfc
TA = +125'C. • . . .
Note 4: For current switchíng applications, botn IOUTI and Ioui2 must go to ground or the "Virtual ,Ground"-o"(
ampllfier. For every milllvolt offset voltage on IQUTI or '01/12- °-°1°''0 Unearity error wíll be Introduced. . ". '' ' '"'•
Note 5: Thls guáranteos that after performing a zero and a full scafe ad[ustment (see Application Hínts), the ploís pf.'a..
analog voltage.outputs wíll each be wlthin 0.05% (Vi LSBJof a straight line which passes through the endpoints (zeró'knB'j
thís output voltage data plot. No adjustment Iteratlons are needed by the usar tosearch for the Best Straíght Une flt toread
reduces ad|ustment costs as compared with Best Stralght Une specífled DA.Cs.
Note 6: Tested at VREF= *10VDC and V REF = *1 VDC with the offset voltage of the externa! op amp nulled.
Note 7: TM[N = —iÓ'C and TMAX = 85*C for "LCD" sufflx parts. TM|N"= -55'C and- TMA¿=+125"C for part^-VItl
desígnatlon. Ty|^ = 0°C and TMAX= + ''O°C' 'or LCN sufflx designatJon. .•',.••••..--- %.
Nole 8: The unlt "FSR" 'stands for "full scale range." "Unearity Error" and "Power Supply Rejection" specs are based
elimínate dependence on a particular VñEp valué and to Indícate the true performance of the part. • ' —~ 'í1,1
n¿rand Connec
Switching Waveforms
[QUT1- I
8-94
Semiconductor
LF198/LF298/LF398, LF198A/LF398A
Monolithic Sámple and Hold Circuits
The ratio of output voltage swin r
'9 m the sample mode expressed General Description Features
The LF198/LF298/LF39S are monolithic sample and • Operates from ±5V to ±18V supplies
circuits whích utílíze BI-FET technology to obtain • Less than 10^is acquisition time .:
lg Time: The time requ¡red fOr th ultra-high de accuracy whh fast acquisition of sígnal and
droop rate. Operatíng. as a uníty gain follower, de « TTL, PMOS, CMOS compatible logic Ínput
thjn.1 mV Of final valué after the
ga¡n accuracy-is 0.002% typical and acquisition time is « 0.5_mV. typical hold step at Cn = O.OlfiF
as low as 6/JS to 0.01,%.. A bipolar input stage is used ta
. • Low input offset
he voltage step.atthe output of thÍ achieve' low offset voltage and" wíde bandwidth, Input
n switching frorn sample offset adjust is accomplished w¡th a single pin and does • 0.002% gain accuracy
*eady (de, analog ¡nput v noE degrade ínput offset drift. The wide bandwidth «• Low output noise Ín hold mode
allows the LF198 to be included inside the feedback
• Input characteristics do not change during hold mode
loop °í 1 MHz op amps without having stability
problems, Input impedance oí 10^íi allows high » High supply rejectíon ratio in sample orhold
soufce impedances to be used without degrading • Wide bandwidth
accuracy.
p-channel junctíon FET's are combined with bipolar Logic inputs on the LF198 are fully dífferential with
low input current, allowíng dírect connectíon to TTL,
devices in the output amplifier to give droop rates as
PMOS, and CMOS. Dífferential thresh'old is 1.4V. The
[ow as 5 mV/mín with a 1íxF hold capacitor. The JFET's
LF198 will operaie from ±5V to ±18V supplies. It is
have much lower-noise than MOS devices used in pre-
avaílable in an 8-lead TO-5 package.
vious designs and do not exhibit high temperature
instabilities. The overall desígn guarantees no feed-
through from input ío output ín the hold mode aven An "A" versión ís available wíth tightened eléctrica!
for Ínput signáis equal to the sUpply voltages. specifícations.
Functional Diagram
Typical Applications
Acqubrtíon Tima
plcal Connactíon
HQLDCAfACITQRbF)
7-1
_J Power Diíiipation (Package Limítatíon) (Note l) 500 mW Input Voltagé - ' - • ' . • ''Eüuai*tc
$
co
Operaling Ambient Temperatura Range
LF198/LF198A -55"C to+125 8 C.
, Logic To Logic Refarenca Oífferentíal Voltaga , (
¡Note 2) . . ' \. 7, „ •
OutpuiShort Circuit Duratíon .
. -ft ;¡-¡
LF298 -25°C.to'-f85!C,
Hold Capacitor Short Circuit Duratton ' v g e - (Note 61
LF398/LF398A
Storage Temperatura Ran>
0°C to'-*70"C
Lead Temperature (Solderíng, 10 secondi) r^^
rreni. (Note 6)
EJecírical Characteristics
PAR AM ÉTER
Attenuatíon Ratio
Input Offset Voltage, {Note 6) Tj * 25°C
Ful[ Temperature ñange
tnput Blas Current, (Note 6) Tj - 25°C
u|| Temperature Ranga
Input Impedance
Tj-25 a C
Garn Error
Tj-25°C. ogic Reference Input
Ful|.Temperature Range
ugfi Attenuation Ratio Tj-25°C,
Current into Hold
KlNowñ) ,.-•
T¡-25 C,"HOLD"mode ,3*1 Time íoQ.1%
Full Temoerature Range '
"HOLD" Step, (Note 4)
25°C, Cn-0.01yF, ^ CJPKÍtof Charging Current
Supply Current, (Note 6) Tj>25°C Voltage flejection Raiio
Logic and Logic Reference Input T|-25°C ftntiat Logic Ttiretnold
Current
yypical Performan
Apertura Tima*
-so -zs a 25 5a ;s
JUNCTIQN TEMPEñAT
See Definition of T
o ^ogic Reference Drfferantfel Vohage' ^ . . LF198A LF398A,
.'
SJ-oct Círaj t Duratíon .
. '; ;V';S
. ' * • ü
m^t**"*™ CONDIT1ONS ' ; " "'
MIN ' TYP MAX MIN .TYP MAX '
v UNITS
" - $if&
•• ÍllMIÍ
' ffl»
« '
T¡-25°C
Full Temperature ñange
.T¡"250C
;.
5
lo"
25
75
'10
ioio
25-
•' 50 -
nA
nA
SI
U.'
«a^.
,'Ía /'l|ÍI
««íi AUenuation Ratio
?
n^MT^l ,!«.«""« - . T¡-25°C, "HOLD" mode 0.5 1 0.5 1 n
3
' .'o-^m^l^ Full Temperature Rartge i 6 £1
1 2S 10 '«*: f-"«
75
. T¡ = 25°C, C n -0.01yF.V O U T -0 0.5 1 i.o • •' 1- ' '• mV
^«í'f4i^D-S'-P.INo»41
"?U¿ í 'J ^renUNotee, Tj>25°C . . . .. 4.5 5.5 4.5 .6.5 mA
icio - " -
>-.CTD' Í-W1*"
0.005
0.02
0,004
'
oni^;-3^^Lo9icRefefencelnpüt
lAa^tn* ' "
Tj-25°C -• ._.J-, "
. ,
2 10
/*
2 10 . t .
.
M
0,02 **
80 90
-l ^ Céntimo Hold . T¡ - 25°G, (Note 5) . . 30 - • . . 100 30 ioo PA
" i-W _;rf ^arlHoBS) .,- . . Hold Mode .. " ' .
28
j
0.5 "3"
.. jt • •-Va
"'•*!
aoJitwn Time to 0.1% AVOUT* 1DV. ch " 1000 pF
Cr, • O.Ol^F '
T
20
4 6
25
4
20
"".- 6'
25 '
MS
(U
_ '6 C,-1,' ~
1 «í
VIN-VOUT-ZV ^ ./.
2.0
5.5
1.0 ts--*; .¡ «J
-IjÉ
^¡Qpícitor Charglng Current
- n,°- 90'
5
110
. .... .
• mA
dB
.eH
• "• ,^j¿ yvwiiil Logic Thresfiold T¡-25°C •'. 0.8 1.4 2.4 0.8 1.4 2.4 . ' V
10
10 -J1'.
' ICO 30
" • T1
-200'?. J "S
'3 «o 1: The máximum juncríon temperatura of the LF198/LF198A Is l50*C,forthe LF298, 1 15*C, and for the LF398/LF398A, 100'C.Whe
i»fi!¡í>9 at elevated ambient temperatura, the powar dissipation must be derated based on a thermal resistance Oj/aJ of 150*CAV.
. ( 5 • n, 2; Although the differential voltage may not exceed the llrnin gíven, the common-rrtode voltage on the logic pins may be equal to the
:.. j- H • «riV voltages vjithout .causing damage to the circuit, For procer logic operalion, hovyewer, Qne of the logic pins must always be at least 2V below
4 S • sipoiitive supply a n d 3 V above t h e negativesupply. ..... . . _ , . . - _ . -
20 • i1
ir » to"3: Unless Qtherwise ipecified, the following conditlons apply. Unit ¡s In."san)Ple" mode, Vg » =1SV, Ti " 25° C, — 11.5V < V|N;< 4-1 1.5V
-It
'• t:Nj^Bf,'0.01^F, and RL " 10 kn. Logic reference voltage » OV and logic voltage - 2.5V.
5
."[í'íaHB M!1i: ^°'d !Iep ' s sens'I've io straY capacitive couplíng between Ínpui_logic_iignals and the hold capacitor. 1 pF, for Instance, will créate an
110 • í tX'^SI cStfonal 0.5 mV step wilh a 5V [og¡c iwing and a O.GlyF hold capacitor. Magniíude of the hold step Is ínversely proporcional' to hold capaci*
2A o.a 1.4 2.4 •- ?Sa *'alue- •• - :•:,• •' .-- "~ .
too 5: Leakage current is measured at a junciíon lemperature oí 25°C, The effects of ¡unction temperature rise due to power disslpatíon o
«nied ainbient can be calculated by doubljng the 25° C valué for'each 11a C mcrease in chip'iemperature. Leakage Is guaranteed'over full input
¿jnaí/ange.- " " . " . ' .. ..
*"6¡ Tfiese parameters goaranteed over a supply voltagarange of;5 to s18V. -- . .•'• . - -
7-3
Typical Performance Characteristics . Application Hints
,,d capacitor
Output Droop Rata .. Hold.Step "H oíd"-Sattiing.Tima •
,-.-10* id step, acquisítion time, and droop rate
V« V--15VÍ] v*-V-.I5V ' íT .
T¡ • 25-C :0r trade-offs in the selecrion of a hold c
—
-Tj-lS'C . Síze and cost may also become impor
¡ .^r valúes. Use of the curves íncluded with
t should be helpful in selecting a reasonab
, C3pacitance. Keep in mind that for fast re
Ies or trackíng fast signáis, the capacitor drive
3y cause a.sígnificant temperature rise in the
7-4
Semiconductor
LF155/LF156/LF157 Series Mondithic BUFET Technology
JFET Input Operational Amplifiers
LF155, LF155A, LF255, LF355, LF355A, LF355B low 'supply current
LF156, LF156A, LF256; LF356, LF356A,. LF356B wíde band
LF157, LF157A, LF257, LF357, LF357A, LF357B wíde band decompensated - 5}
General Description
These are the fírst monolithic JFET input operatíonal » Photocell amplifiers
amplifiers to incorpórate well matched, hígh voltage H
« Sample and Hold circuits
JFETs on the same chíp wíth standard bipolar transistors
(BI-FETTechnology), These amplifiers feature low ¡nput
bías and offset currents, low offset voltage and offset Common Features
voltage drift, coupled wíth offset adjust which does not (LF155A, LF156A,
degrade dríft or common-mode rejection. The devíces
are also designed for.high slew rate.'wíde-bandwidth, Low input bias current • - • 30 pA
extrerñely 'fasr settlíng time, low'voltage and current Low Input Offset Current • 3 pA
noise and a low 1/f noise córner, "" : " ~ ' High Tnput impedance
Low input offset voltage 1 mV
Advantages ! ¡ Low input offset voftage temperature 3pV/°C
• Replace expensíve hybrid and module FET op amps drift
• Rugged JFETs allow blow-out free handling compared Low input noise current 0.01 pAA/Hz
with MOSFET ínput devices ' High common-mode rejection ratio 100 dB
• Excellent for low^noíse applications using either high Large de voltage gain 106 dB
or low source impedance—very low 1/f córner •
« Offset adjust does not degrade dríft or common-mode Uncommon Features
rejection as in most monoüthic amplifiers
• New output stage allows use of large capacitive loads LF155A LF156A LF157A UN.TS
(10,000 pF) wíthout stability problems
• Internal compensation and large differentíal 'input Extremely 4 1.5 1.5
voltage capability fast settling
time to
Applications : 0.01%
Fast slew
• Precisión high speed integrators rate ' 5 12 50 V/iis
• Fast D/A and A/D converters Wíde gain 2.5 5 20 MHz
• High impedance buffers bandwídth
« Wídeband, low noise, low drift amplifiers Low input 20 12 12 nV/VPT
• Logarithmic amplifiers noise voltage
Simplified Schematic
* C - 2 p r o n LF157
3-1
(t * LF155/LF156/LF157 Serie
ai TJ (n V»
3 Q C J>
. , a 5 a C.
O 3" "• ,JT Cl tn H _i n "0 U
Z = 1 g =" < > 2? m a V t- < ' 2 3 ^ <• W
J? 2 j ") H - < O
{ £ o o tn
10 3) r- [> "5.
t ¡IMu 1
5" 2 ni < m tn TJ (^ w O ' H S- í' .2" S. S m"
g D O O t ' S o 0 1 ™ tn
c 5' 5. „ £ d o, p" S í
0 0 §. ' S Í . I n S 1 ^
1 i
5 ¡-3° ' =5
" ,! '
31 tn n) n < 5* 0 0 r- 5- í í 5- Í í. n o >. 3-
Í Í S Í 2 _ í ' * 3 — f E ' o>
S 5 S 2 ~ o- S -• Ü c ' • c "E 1 3- " :? ™ " "i l a, • a ^
tu ¡^
n 3 — — 3 í
3 " n o •" 2:
1~*i 1o ¡t 1n 1 ;r' *£ i 5.
3 C C O P" < j? ? í p ' § ! ° -• < * ' °
~ ü. 5' n, £j > > £ n 2 ; ' ' *. o° : 3
1 sí¡
?; o "
"8 9. S " 3 . 5 S£ 3 ~ 2.
f" '3
3 S •
~
g o o o " ' K "¡fíl
o o o — ^É ' í1 í? ! ¡ i
i < < O < < H ,M ,H jH J í ''33 33 • O 2)
;í" 5"a¡ !-! ••tni/). cot/i t-.L"L"-11i^Ti tn tn .. < ín
' Ul <
íJ HH- U». -í^r:" ^» • ÍIA »:.'JA
io»_^M Hy
*
tn ui- H tn
•!•• :-t ' *• tn
< < 1§ ? 0" 1 P! '0 -n°
1 » 31 3 io H X 2" ^ 2 •s' : ¡'i1
r- r- s r > 2 §
u 2 -I . - 5- •
•z. *• ™ En
i^ o M tn w -*1
í n
n —
CJ . t-j' O 'O M U í* IO " Ul •H
rb - •i o b m ^ in . - • , . t s
ii u H í * ' 2
t — — fO Ul t 1
Ul Ul -J ; a 10 tn a J • t 2
S r-
•n
X
2 It s H II- • * , 2
CD f» _* í -**^ IO Ut r f
X ui ui -• ; o M tn a' • i • • 2
1 .í - r~
< tn o
s
2
u o o
0 o
-* -*
M "*
-*
üi
^ffi
P °
H
N *?&?!' íiMMHlSi^;
-o i*
' ' ' t ' Itn'ui--— ( . . ui fo N>
1 • [ ° °t . . ' « X
2
X
t fü t t C
^ ^ B ± y t í o O c i O Q8O
2'..
15
12
0.01
:^--' Equivalen! Inout
f-lOOOHz
f- 100 Hi ,
.20
001
12.
0.01
' U
0.01-
nV/v/Hz
pA/víT?
'n
1,01 : . Current Noíse f- 1000 Hz "' 0.01 0.01 0.01 pA/vHz
0.01 ÍWBJ
S; ^ 3-
pf»)
ClN ' nput Caoacltance '3 3.'
~
3. pr
3.3
ambient temperature. TA. The máximum available power dissipation ai any temperature is ?¿ • (T¡MAX ~ "OO/OjA or tne
ever i s less. • _ . . • - . . , . -
Note 2: Unless otherwise specified the absoluie máximum negativa input voltage is equal to trie negative power supply voltage.
Nota 3: Unless otherwise stated, these test condítíons apply: • • . . _ . , . . . . .
LFl 55 A/6 A/7 A
: LF255/6/7 LF355A/6A/7A LF355B/6B/7B LF355/6"
LF1 55/6/7
Supply Voltage, Vg M5V< V S <±20V = 15V< V S <=13V s15V< V S =2QV
TA -55°C<TA<-f12S°C • -25°C<TA<+85°C 0°C<T A <-í-70 0 C o-V<Tve
THIGH +125"C -¡•85o C -r703C.
|
t-
r c --src
!
\' lo ]i la T C -¡rc
^^
L——^1>- IZS'C
~m 5 ID li
Lf 155
ID 1
SUPPLYVQLTAGElíV] SUm.YVOL7¿>GE[;V1
Vj-sISV
invrK !'1!5'C
O 5 10 15 10 15 JO 15 3 5 10 15 JO 15 30 B 10
OUTPUT SIN* CURRENT ImAl OUTPirfSOUHCECURnCNT(mA)
3-4
¡cal DC Performance Characteristics .(continuad)'
iemp«n>tures and ís dictated by T¡MAX, fli TYP
1 pd " (TjMAX - TA]/0¡A or tne 25° C Pd
e Common-Mode Innut
ID ine negative power suppiy'voltage. ''^Sfflffi^l Limit Open Loop Voltage Gain Output VoltagaSwIng • "
Vj-slSV
TA-75-C
Í/7A
±iav
r70°C
LF355B/6B/7B
=15V< V S ±20V
°°C<T A <-}-70''C
LF355
1
+70° C. i-7.000 .£
'• Pd-TÍ ' TA - 0,A Pd where 9tA ¡s the th NEGATIVESUPPLY VOLTS (V| SUPPLYVOLTAGE(:V)
u « to be kept to a mínimum. -"T-
creasing límultaneously, in accordance wíth c¿
tá
forthe tF 155/6. li It the time required forthe
i final vaíue from the time a 10V step input ¡j a Typical AC Performance Characteristics
U and me outpui step Ís 10V (See Settllng Tim
Normalizad Slaw-Rate
LF155/LF156/LF157
Output Impeí anee
10
- LF1S5 T^N
-TA • 25°c - 1 \ / / V s - t l sv
\c\. \ —
Vt--1SV '
1
,7^
V s -il5V
lOmV/ | / 1 mV s TA '*s° C 3 30
1 J 1
^^
\é
T ! T
3 E 1 1 <
o
[E I '
• S
" 1° Xv\' '£2
„ || |
TÍFT"
D.V-'
\ Njvt/T | '
z
s
0
1JL • «
i-
B
10 mV s t
rt
LF157,Av
-i
~~$ . =3
5
i irijS \H\ -.
II : " ^S^
S: -s ni \ 1 1 HH
"Sil tsn
o
-ID
ID mV\\ mV
trrtr- 1
l\D 1111
S
°
ID
0,1 0
-ID 1
.
!
1
1 ! ! •—^-J
**•
l
-73¿"z¿--!¿- S
..b^-ui ¡H
0 0.5 UJ 5 'n 10 100 11 IDt 1001 IM 1DM
^•1 n i°k IDOf
SETTUNGTtMEM
•t?-. E
l
SETTUHG TIME (jal FREQUEHCYIHiI
FRÉQ UEN
^j
J.. . V s -tlSV. -H^SLPHASE 75' 25
0
1 -> Q 50 2 20 r?XI 1 1
-5
H1 L a S « ^^j 1
m 5
1 Sí
JÍ! i^1 ¡ li
|| TN
ii >J\-i
a z II
1
"°!|
flK~^~""*.;!
l
^\ \ 1
"
Í
*
°
15
20
a
i fA N\
-f^F
-20
, r-fnr-
l If ii
i N\ ' "':ii
| — 15 — r~
-f~jí>L
-25
T ^ -^ -í
-30
— 5 JO P 100
\'rí- CE «C L X J N, POSITIVE SUPPLY-
V 5.-J
a:
- POSITIVE \ I X LF1SÍ/7 1
i » g1 ia \ i•
S
\V X XI -i £.-«
LF S
*\V - ^Y l\ l\
.
S
F1S7
^ « NEG; TIVE 1 M 1 157^X1—^4
•i^B
S •
\ JDO t
NN c 21
56 J-l:-''§
X X l \X X
o.
i | XX
*'.
^v 1 . 1 I IX
a
10 JM U IM IDOk-lM 1DM I°- * 100 IV 10* lOCk IM ' IM U 1K lOOk IM DM ' "«
¡C -'
squív»lent Input Noíw
Undiítortad Output Voltage Swíoq . Equivalen! nput No sa Voltsqe Voltage (Expanded Sea e ¿Connection
avj.í]SV. T^-2TC
r»
z
24 1 MI
lll—ÍT\|T Vs " rf í I í,
__...
•
l 1 1 Ti
i i I
1
i VS • =15V
3. ~
5
Ü
3
20 -
16
-j-f1|íf^==;
i miii\1*1»"!
TÍ-Í TÍ-
rí |
ff
I 1W
la 30 i
1
! --• 1
HI i |
h\ 1
1!
1 !¡¡
¡llilil
i 'H!1
¡í
il
M 1
0
S
>
H
j ?'"! j1 p- •
1 - UF1B5AH
-:,1.F]55H
Order N
LF15
LF1S6
? IZ -
íl =
i ni1
J MI
in <
LF255H LF256
MimrX i ¡ SJIiV LF1S7 (I lili Kl\LF155r Í Í Í Íl Í LF355AH LF35
£ 1 -
MIIIH M 1 l .MU j.,.(]i 1 ' 1 1 =1
\5 |
.;,LF355H LF3S6
miiil \liii\tlVy.7T íl ^ « Lr'mT^111! ' 7li¡n" ^ :
o itiitn i \n\\\\ l u II z "'n
i |1 l\
l> ' S^¡
'i'1' ir-' 1
,; Sea NS Pack
1 1 lililí 1 1 i"Xjii X >vl! S] ¿ !0 i . ¡ittisi-rní 1 LF156/7
l lililí l ifiini 1 Mil í 5 . II llllt i lili 1 t tiltil 1 HI ¡II < 1
int jook IM OM 2 !a 10a ]k Ok S 10 IV 100» JK S7
FHEQUEfíCYíHi] FREQUENCY (Hi " FREQUENCY IHit ' ffi ''.-
—-ra •*»-•—
3-6
LF155/LF156/LF157 Series
Boda PJot
— '— — 7- ~V
r~ •37
~ .*- /
— a TÍ /
/
s- I- /
-> i" X c /
T 7~
21 o
¿T* k?:T >s
// / f/ s E;
/
7 1 - - PE 7 -/ > -.- '
ce L/
/ fc
/a 3
>. y/ \,
a \~. >
-T a /
3 // / P
í 2 .1í¿
I j'&ZtJ"-
Semiconductor
-n
ro
LF111/LF211/LF311 Voltage Comparators
i: ThC'iirierval between the General Descriptípn
functioio and the'tlme-when the Further, the LF111 can be used in place of the LM111 co
The UF111, LF211 and LF311 are FET input voltage
c threstnld voltage. The input step elíminatíng errors due to input currents. See the "appli-
cornparators that viroially elimínate input current errors.
>r frorn some initial, saturated' } catión hínts" of the LM311 for applícation help.
pesigned to opérate over a 5.0V to ±15V range the
input ¡«el just barely in excess [_F111 can be used in the most crítical applications.
ing the output from saturatíon -t
voítage, Thís excess is referred to The extremely low input currents of the LFIll. allows Advantages
the use of a simple comparator ¡n applications usually • Blminates input current errors
requlring input current buffering. Leakage testing, long « Interchangeable with LM111
tage: ~I3re low-output voltage level• "• n'rne delay circuits, charge measurements, and high
equaf tn-or greater than a specified v'aíií • No need for input current buffering
;ource impedance voltage comparisons are easily done.
•
oltagc: The maxírnum voltage on either"
requlríd to forcé the output to the
¡tate ínoapendent of the Input voltage,
Order Number LF111H, LF211H
Voltage: The mínimum voltage on me ^ - .. orLF3HH
that wíll guarantee that it does.rot Sae NS Package H08C
.e operatibn of the comparator. '
-IS^
The current required from the posmve.;
íly to opérate the comparator with no'*
e powywill vary with input voltage, but;*™*.-
maxírr|m fOr the entire range of input^ Offsat Balancing
•a. 9
i .«5
"he ratrá of the change ¡n outout volíags ^
n votage between the input termináis_»«
Strobing
Increaiinq Input
Staq« Currant*
5-1
LF311 n
Toral Supply Voltage (Vg^)
36 V '"' " 36V
Output ío Negative Supply Voltage (V7lJ)
50V 40V
Ground to Negative Supply Voltage (V 1 A )
30V 30V Voltag
Differentíal Input Voltage • ; .
. ±30V V • '-±30V
Input Voltage (Note 1} Curren
±15V ±15V
Power Dissipatíon (Note 2}
500 mW 500:mW
Output Short Circuit DuratEon ' •
lOseconds-- lOseconds
Operating Temperatura Range • •
LF111 • • • ' " •
-55°Cío+125°C
LF21.1
-25°Cto-f85°C
LF311
Storage Temperature Range 0°C to -f70QC
-65°C to-H50°C -65° C to-H50°C
Lead Temperature {Soldering, lOseconds)
.300°C .' 300°C " Leakage Cu
i Offset Voltag
t Offset Curre
Electrical Characteristics (LFI 11/0=211") (Note 3)
Note 1: Thís rating aoplíes for =1SV supplies. The positíve inout voltage lirnlt ís 3QV above the negativo supply. The negative ínput voltag»!»
Is equal to the negative suoaly voltage or 3QV below the positíve supoly, whícnever is less, ' ' _ . tí
Nota 2: The máximum ¡unctlon temoerature of the LF111 Ís +1503C, the LF211 15 -f HO°Cand the LF311 Is-,-tS5°C. For operatingat fl(
temperatures, devicas in the TO-5package rnust be derated based on a thermal resistance af -H5G°C/W, junctton to amblent, or-^'*50C/W, ¡u^., «
tocase. . t/'ía
Nota 3: Thflse sDecIfícatrons apply for V$ » =15V, and the Ground Din at ground, and —55°C < TA < -rl25°C for the [_r1 lí.unlen °t'jín^-|
staied. With the LF211, however, all temperatura soflclfícatlons are llmlted to -25°C < TA < +35*0 and for the LF311 0 S C < TA ^^7i
offset voltaga, offset current and biaj current soecificatíons aoply forany supply voltaga from a single 5.0V sunply uo to =15V su opiles, ...^
Nota 4; The offset voltages and offset currents gíven are the máximum valúes reauíred to drive [he outout vvithtn a volt of •íítner suoply f1^'
1.0 mA load, Thus, [hese parameters define an error band and take into account the worst case e/fecis of voltage gafn and input imoeflance. ¿^i
Nota 5: The resoonse time soecified (jee defínitions) ís for a 100 mV Inout iteo with 5.0 mV overdríve.
Note 6: For mput voltages greater than 1SV afaowe the negative suonlv :ne bias and offset currents will increase—jee tyotcal oerformance c
Note 7: Do not snort tha stroba pin to ground; it shpuld b« current dríven at 3 ío 5 mA. ''
N TYP
CONDITIONS
36V
.2.0 10 ' . mV
40V T A = 25°C, R s < 5 0 k
oltase (Note 4) •
30V -.,- 5.0 75 . --•pÁ
. ' ±30V f Qffset Current (Note 4)__ T A = 2 5 ° C , V c M «.O (Note 6]
'25 150 pA
±15V TA=25DC,VCM=OÍNo:e6)
s Current '
500:mW 200.. V/mV
fóseconds TA=25QC -. .
I . 200 ns
^e Time (Note 5)
0.75 1.5 V .
^.¡cn Voltage. . . V!
3.0 mA
^On Current ^
' 0.2 10 nA
VIN > 10 mV, V OUT = 35V, T A = 25 D C
..Leakage Current
^tp" 15 mV
R s < 50k
[Offset Voltage (Note 4}
'1.0 » ;
nA
[Offset Current (Note'4} V s =±15V, VCM = 0 (Note 6)
3.0 nA
V s =±15V, V CM = 0 (Note 6),.....
s Current
'-i-14 .- v
' -13.5 V
MIN TYP MAX
n Voltage V + >4.5V, V ~ ^ 0
. 0.23 0.4 - • • ' v
V,N <-U).mV, IS1N¿ <8.0mA
T 7.5 ' mA
5.1-
TA-25°C - . .
4.1 5.0- mA
Tfl=25°C
.Sígailvc ""rr-i •
40
to» t¡ Tíiís rating applíes for ±15V supplles. The positive input voltee limít Is 30V above the negative supply. The negative input voitage limít
i iqual to the negative iupply voltage or 30V belovv the positive supply, whichever is less.
NettZ: Thfi máximum ¡unction temperature of the LF111 !s -fl50°C, ihe LF211 is -1-110"C and the LF311 Íi-t-85aC. For op«rating at elevated
1.5 pipera tu res, devices in the TO-5 package must b« derated based on a thermal raiistance of -í-1500C/W,iunctÍon to amblen!, or +45° CAV, ¡unction
locase. -
Hati 3: These soecifications-apply far Vg = ±15V and -55aC < T A .< -t-125"C for the LF111, unless otherwíse stated. Wíth the LF21Í,.íiovv«ver,
(iittmp«rBture5O«cificationsarelímitedíD-2S'iC < T A <-t-85 J C and ¡of the LF311 0°C < TA <-!-70JC. The offset Voltage,_off«t current and bias
a«ent soecifícatlons apply for any supply voltage from a síngie 5.0 mV supply up to 115V supolíes.
Ñau ^: The offset voltages and offset currents gíven are the máximum valúes reciuired to drive the output within a «olí of ehher suaply wiln a
]J}mA load, Thus, these parameters define an error band and take intP account the worst case effects of voltage gain and inout impedance.
)igti 5: The response time specifieíj (see definitions) is ¡or a 100 mV input «ep with 5.0 mV overdrive. _ '
jioli 6: For ínout voltagesi greater tnan 1SV above the negative suppiy the bias and offset currents will increase—see tvpical performance curves.
.)¡óti 7.: Qa.nat'sncirt the sirobe pin to ground; it should be current driven at 3 to 5 mA. •
-13.5
Apical Applications
V-"J=1
! "sasnve supply. The negative ¡nout voltagífta
5-3
,'."íi ' vi Common Moda viTamperature - •
Transfer Functloi
IOJMM- • 40,000
?OSITIVESL)PfLY-
OUTPUT 10 W
"PQSITIVEAMQT
NEGAIIVESUfftY-
,3UTPUTHICHJ
5.0 10 15 10 2S
5-4
Semiconductor
LH0070 Series Precisión. BCD Buffered Reference
LH0071 Series Precisión Binary Buffered Reference
General Description " : ' ' . ' ,.. '"""... •"'"•'
The LH0070 and LH0071 are precisión, three terminal, making them ideal cholees as reference voltages in
voltage references consisting of a temperatura compen- precisión D to A and A ta D systems.
„ t n 03
sated zener diode dríven by a current regulator and a
¿ í t¿- r^- r^.
i buffer amplifíer. The devíces próvida an accurate refer-
ence triar ís virtually Independent of ínput voltage, load
i Features
íi S
current, temperature and time. The LHOQ70 has a
1Q.OOOV nominal,putput to pf,ovide_equal.step_sizes ¡n Accurate output voltage -
BCD applications. The LH007T has a 10.240V nominal
3 -- OJ
LH0070 '" ' ' ••• : 10V±0.01%
LM199A
CT)
N output to provide equal step sizes in binary applications.
i LH0071 10.24V±Q.01%
111 _I
!ll| The output voltage ís established by trimming ultra- Single supply operation 12.5V to 40V
stable, low Temperature drift, thín film resistors under Low output impedance . ,._.. O.1.Q.
o|
11
actual operating círcuitconditions.The devices are short- Excellent line regulation 0.1 mV/V
circuit proof in both the 'current sourcing1 and sinking Low zener noíse
directions. : ' •.
3-lead TO-5 {pin compatible wíth the LM109]
¿5§
— w
S The LH0070 and LH0071 seríes combine excellent Short circuit proof i ' • '•••"
:^ long term srabílity, ease of applicatíon, and low cost. Low standby current 3 mA
^ i a u.
- ¿ iA ¿
1
o
Equivalen! Schematic Connection .Diagram
I .i
ií^SÍ
^
c oo o
1 - •?' 3 C) O
TO-39 Metal Can Package
- -1 C>J OJ (*4
':s¿ o o es -S- 2
a s.
1 .r C '
1 a
:f 3 II U
ra
33
|3
•= ° ii la
"a
'•^
l'l
2>
lg
a o
J3 ca
= 0
SJ
OrdarNumber LH0070-1H, LHOQ71-1H,
.LH0070-2H or LH0071-2H . •
r. 5 ¥ Oi 75 SM NS Packaga H03A
— 3 c E c =
;- íí =™ o
—i
z
*
•o
l; Typicaí Applications -OV OUT
5
S ra
S a 55
£ [—VW 5
•VA •••TIL
VA—4~o»l s
"' o 3 lot.nrr
¿ ^" 2 u
u c
OJ
"* "5 a u £• '- Note. The outout of the LH0070 and LH0071
J:
£ c
,- * may be adjusted to a precise voltage by using
>s >—
ce the above circuít since the supply ctirrent of
1 r-j'S ^
-•; -
0 £T
S^ CT the desees ¡s relatively small and constant
1 2 18 (O
w¡th temperature and input voltage. For ihe
circuit ihowrj, supoly sansitivittes are degraded
slíghtly to 0.01%/V-change -in VOuT fof
cnanges ¡n V¡pj and V-~,
CD
s 8 °- 3.
S £ 3
a°
ro _ —
'A 1A
« 3
Ul
ui
- -t
CJ o o
< C
-i H -
0 M0
° 0 °°"V3-
o o n>
3 u'
<T 3
£• 0.1
Ü. «
i'%
¿ o
. 2. o
S 5*
lh 1f
p p
ÍO U)
Máximum Power Dissipation vs Temperature
--,
TYP MAX UNITS
7~'
• 10.000 ; v.- Output Short Circuit
10.240 - ' y- 1 Cha ráete rístics
• ' 40 • v;i
0.01 0.03 • %:;í
3 5
mA^
0.7S 1.5 mA'
20 9, 'MVp. P :;
0.01 %/Vp.p"
0.2' 1 f¡ :"
Applications {Continued)
±0.2 %/yr.'-:
„ =0,05 %/yr.
PRODUCT DESCRIPTION are availabíe ac che package pins so chac che circule can be
The AD594/AD595 is a complete inscrumentadon amplífler and recalíbraced for che chermocouple types by che addidon of cwo
chermocouple cold junction compensacor on a monolíchic chip. or three resiscors, These termináis aiso allow more precise cal
ín combines an ice poinc reference wich a p recaí ib raced amplifier bratíon for boch thermocouple and thermomecer applícacions
to produce a high level (10 mV/°C) outpur. direcdy fcom a ther- The AD594/AD595 is available in CAVO performance grades. T
mocouple signal. Pin-strapping opcions allow it to be used as a C and che A versíons have calibración accuracíes of ± 1°C and
linear ampüfíer-compensator or as a switched oucpuc secpoinc ±3°C, respecdveiy. Bodi are designed co be used from 0°C co
concroüer using eícher fixed or remoce secpoinc concrol. Ic can -f-50°C3 and are available in 14-pin, hermedcally sealed., stde-
be used co amplify Íes compensadon volcage direccly, chereby brazed ceramic DIPs as well as low cose cerdíp packages.
convercíng íc co a stand-alone Celsius cransducer wich a low
irnpedance voltage outpuc. PRODUCT HIGHLIGHTS
The AD594/AD595 includes a diermocouple faílure alarm chac 1. The AD594/AD595 provides cold juncdon compensauon,
indícaces íf one or boch chermocouple leads become open. "Hie amplificación, and an oucpuc buffer Ín a single IC package.
alarm oucpuc has a flexible formac whích includes TTL drive 2. Compensacionj zero, and scale faccor are all precalibraced
capabilicy. láser wafer crimming (LWT) of each JC chip.
The AD594/AD595 can be powered from a single ended supply 3. Flexible pinouc provides for operación as a secpoinc contro
(including +5 V) and by íncluding a negadve suppiy, tempera- ler or a scand-aione cemperacure cransducer calibrated in
cures below 0°C can be measured, To mínimize se!f-heacingj an degrees Celsius.
unloaded AD594/AD595 will cypically operace wích a cocal sup-
piy currenc 160 UA, buc is also capable of delivering in excess of 4. Operación ac remoce applícacíon sites is facilicaced by low
±5 mA co a load. quiescenc currenc and a wíde supply volcage range +5 V to
dual supplies spanning 30 V.
The AD594 ís precalibraced by láser wafer crimming co macch
che characceriscic of cypej (iron-constancan) cherraocoupies and 5. Differencial ínpuc rejects common-mode noíse volcage on c
che AD595 is láser trimmed for wpe K (chromel-alumel) Enpucs. chermocouple leads.
The cemperacure cransducer volcages and gain concrol resiscors
REV. C
Information furnished by Analog Devices is believed to be accurate and
relíable. However, no responsibility is assumed by Analog Devices for íts
use, ñor for any infringements of patents or other rights of third parties One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S
whicn may result from its use. No license is granted by ímplícation or Teí: 781/329-1700 World Wide Web Site: http://wviAW.anaIog.c
otherwíse under any patent or patent rights of Analog Devices. Fax: 781/326-3703 ¡D A n a l o g Devices, Inc., 13
= 5V I TypeJ{AD594},TypeK{AD595)Thef7nocauple (
'Callbratcd for minünum error at +25°C usíng a [hermocouplc sensitivity of 51.7 JlV/°C, Sínce a J type thcrmocouple d¡v¡aics from this straighl fine approxímation, the AD594 will normally
tead 3.1 mV wlien the ineasuring junction is at 0"C. The AD59Í "ill íimilarly read 2.7 mV at 0°C.
; Defiued as the slope of the une cunncctmg the AD594ÍAD59S urrors measured at 0*C aad 50"C ambient temperarure.
3 Pin ó shottcd to Pin °.
'Current Sink Capability in single supply configuraron is limitcd to current drawo to ground through a 50 tóJ resistor ai ouiput valtages below 2.5 V.
f -Vj must nut e.xceed -16.5 V.
Speciticaiiuns siinwn in holdface are tested OQ all productiaa units at una! elecirical tesi. Resuhs from diose ICÍK are usetJ to calcúlate ouigoing quality levéis. All min and max specifications
are guaranieed, ahhuugh oilly ihose shown in boldface are leítcd OQ all producríon units.
Specificatums subíeci to changc wiihuur notice.
INTERPRETING AD594/AD595 OUTPUT VOLTAGES compensated signal, the following transfer funcdons should be
To achieve a cempcracure proportíonal oucpuc of 10 mV/°C and used to decermine the actual output volcages:
accuracely compénsate for the reference ¡unctíon over the raced AD594 output = (Type J Voltagt -f 16 til/) x 193.4
operaring range of che circuir., che AD594/AD595 Is gaín crirnmed ^-0595 output - (Type K Voltaje T 11 ^V) :< 247.3 or coimciycly:
to macch the transfer characceristíc of J and IC cype chermocoupits Type J voltage = (VÍD594 oittpiítflQiA) - 16 uK
ac 25°C. For a type j oucpuc in this cemperature range the TC is
Type K voltage = (AD595 oiitput/247.3) - \ jj.1/
51.70 uy/°C, while for a cype K. it is 40.44 UV/°C. The resulung
gain for the AD594 ts 193".4 (10 mV/°C divided by 51.7 llV/°C) Table I lists the ideal AD594/AD595 output volcages as a func-
and for che AD595 is 247.3 (10 mV/°C divided by 40.44 uV/°C). cíon of Celsius cemperature for type J and K ANSÍ standard
ín addidori) an absolutc accuracv trím induces an ínpur. offsec co chermocouplesj wích the package and reference junction ac
che output amplifier characteristíc of 16 ¡iV for che AD594 and 25°C. As ís normally che case, chese outputs are sub¡ect to ca!i-
1! U.V for che AD595. Thís offset arises because the AD594/ bratíon, gain and temperacure sensicívícv errors. Output valúes
AD595 is trímmed for a 250 mV output while applying a 25°C for intermedíate temperaturas can be incerpolatedj or calcuiated
chermocouple input. usíng the ourpuc equations and ANSÍ chermocouple voitage
Because a thermocoupie ourpuc volcage is nonlinear with respect cables referred co zero degrees Celsius. Due to a siíght variation
to temperature, and the AD594/AD595 lineariy amplífies the in alloy contenc between AHSí type J and DíN FE-CUN[
-2- REV. C
AD594/AD595
Table I, Output Voltage vs. Thermocouple Temperacure (Ambient +25°C, Vs = -5 V, +15 Y)
Thermocouple TypeJ AD594 TypcK AD595 Thermocouple TypeJ AD594 Type K AD595
Temperature Voltaje Output Volta ge Outpuc Temperature Yoltage Outpur Volta ge Outpuc
°C mV mV mV mV =C mV mV mV mV
-200 -7.390 -1523 -5.891 -1454 500 27.338 5300 20.640 5107
-ISO -7.402 -1423 -5.550 -1370 520 23.51! 5517 21.493 531S
-160 -6.321 -1316 -5.141 -1269 5-10 29.642 5736 22.346 5529
-140 -6.159 -1188 -4.669 -1152 560 30.732 5956 23.198 5740
-120 -5.426 -1046 -4.138 -1021 530 31.933 6179 24.050 5950
-100 -4.632 -893 -3.553 -876 600 33.096 6404 24.902 6161
-so -3.735 -729 -2.920 -719 620 34.273 6632 25.751 6371
-60 -2.392 -556 -2.243 -552 640 35.464 6362 26.599 658!
-40 -1.960 -376 -1.527 -375 660 36.67 J 7095 27.445 6790
-20 -.995 -189 -.777 -189 680 37.393 7332 23.238 6998
-10 -.501 -94 -.392 -94 700 39.130 757! 29.123 720 fi
0 0 3.1 0 2.7 720 40.382 7S13 29.965 7413
10 .507 101 .397 10! 740 41.647 3053 30.799 7619
20 1.019 200 .798 200 750 42.233 sis: 31.214 7722
25 1.277 250 1.000 250 760 - - 31.629 7825
30 1.536 300 1.203 300 780 - - 32.455 3029
40 2.053 401 1.611 401 SOO - 33,277 3232
-
50 2.535 503 2.022 503 320 - - 34.095 8434
60 3.115 606 2.436 605 340 - 34.909 8636
-
SO 4.136 813 3.266 810 S60 - - 35.713 3836
100 5.268 1022 4.095 1015 sao - - 36.524 9035
120 6.359 1233 4.919 1219 900 - 37.325 9233
-
140 7.457 1445 5.733 1420 920 - 38.122 9430
-
160 8.560 1659 6.539 1620 940 - - 33.915 9626
tso 9.667 1373 7.338 1317 960 - - 39.703 9821
200 10.777 2087 3.137 2015 9SO - 40.438 10015
-
220 11.387 2302 3.938 2213 1000 - - 41.269 10209
240 12.998 2517 9.745 2413 1020 - 42,045 10400
-
260 14.108 2732 10.560 2614 1040 - - 42.317 10591
230 15.217 2946 11.381 2317 1060 - - 43.535 10781
300 16.325 3160 32.207 3022 ¡OSO - 44.439 10970
-
320 17.432 3374 13.039 3227 1100 - . 45.108 11158
340 13.537 3533 13.374 3434 1120 - 45.863 11345
-
360 19.640 3301 14.712 3641 !140 - 46.612 11530
-
330 20.743 4015 15.552 3349 1160 - - 47.356 11714
400 21.346 4228 16.395 4057 1130 - - 48.095 11897
420 22.949 4441 17.241 4266 . 1200 - 48.S2S 12078
-
440 24.054 4655 13.083 4476 1220 49.555 12253
- -
460 25.161 4369 13.933 4686 1240 - - 50.276 12436
430 26.272 5034 19.733 4896 125Ü - - 50.633 12524
chermocouples Table I should noc be used in conjunccíon wích SINGLE AND DUAL SUPPLY CONNECTIONS
European scandard chermocouples. Instead che cransfer funccion The AD594/AD595 Ís a complecely self-concaíned chermocouple
gíven previously and a DIN chermocoupie cable should be used. condícioner. Using a single +5 V supply che íncerconnecdons
ANSÍ cype K and DIN NlCR-Ní thermocouples are composed shown in Figure 1 will provide a dírecc oucpuc from a cype J
chermocoupie (AD594) or cype K chermocouple (AD595) me
CONSTANTAN suring from O a C co +300°C.
* V; (ALUMEL)
Any convenienc supply volcage from +5 V co +30 V may be
;'¿
neccs to Pin 11 wírh che V- conneccion ac Pin 7 scrapped to
power and signa! common ac Pin 4. The chermocoupie wíre in
•6*¿ pucs connecc co Pins 1 and 14 eicher díreccly from che measuri
I IRON
poínc or chrough incervening connecáons of similar chermo-
jJCHROMEL) couple wíre rype. \Vhen che alarm oucpuc ac Pin 13 Ís not used
should be connected co common or -V. The precalibraced fee
back nccwork ac Pin S is ded co che oucpuc ac Pin 9 co provide
Figure 7. Basic Connection, Single Supply Operatíon 10 mV/°C nominal cemperacure cransfer characcerisuc.
of tdenúcal alloys and cxhibic similar behavior. The upper cem- By using a wider ranging dual supply., as shown in Figure 23 ch
peracure limics in Table I are chose recommended for cype J and AD594/AD595 can be incerfaced co chcrmocoupies mcasuring
cype K. chermocouples by che majoricy of vendors. boch negative and excended posícive cemperacures.
REV. C —3—
DEVICES 4/8 Channel Analog Multiplexer
AD7501/AD7502/AD7503
FEATURES FUNCTIONAL ELOCK DIAGRAAIS
DTL/TTL/CMOS Direct Interface
Power Dissípation: 30p-W AD7501/AD7503
RON: 170Í1 EN A2 Al AO
OUT SI SS
AD7S02
EN Al AO
TRUTH TABLES
AD7501 AD7503
A; AI A0 EN "ON" A2 A! AO EN "ON"
0 0 0 1 1. - 0 0 0 0 1
0 0 1 1 ' 2 0 0 1 0 2
0 1 0 1 3 . "0 1 0 0 3
0 1 1 1 4 0 1 1 0 4
1 0 0 1 S- ' ' 1.. 0 0 0 5
1 0 1 1 • 6 1 0 1 0 6
1 ! 0 1 7 1 1 0 0 7
1 I 1 1 3 1 1 1 0 8
X X X 0 None X X X 1 Nonc
[ ON
All O.Bus typ VN • 0 [D +5.0V Cc
[ OFF
All O.SUi typ • (See Test Circuit 2)
Alt ' OFF JpF typ
COUT All OFF 30pF typ UpF typ
CSOUT All OFF Q.SpF typ
Cjs Betwcen Any TWQ Swjichc ¡ All OFF O.JpF cyp
POWER SUPPLY
'DD All 500uA max SOOfiA max All Digital inpim Low
All 500|íA max • JOOuA mix
l. R
ipeci/ieniom u AD7J01 ujd AD7J03.
tnion tptdfied for O lo -70"C. KQ venían for -IS C lo-8! CiindSQ.SEv iionifor-iS Cío-I» C.
CAUTION:
ESD (electrostatic discharge) sensitive device. The dígita! control inputs are diode proteaed;
howeverj permanent damage may occur on unconnected devices subjecr EO high cnergy electro-
static fídds. Unused devices must be stored ¡n conductive foam or shunts. The protective foam
should be discharged to the destination socket before devices are insened.
AD7501SQ
AD7501SE
-55 D Cto+125°C
-55°Cto-M25°C
Q-16
E-20A
«n
r—-
AD75Q1,AD7503
IOPVIEW
»]•«
TT-] ^_
OUT ry
íí f~i"
AD750Z
TOP VIEW
ifJo< to St.l.l |Nol ID Sc.1.1
AD7502KN 0°Cto+70°C N-16 S7 [T 7T]. 7; [T
v s - -r-juv, V O U T --IU
AD7502KQ -25°Cto-f85°C Q-16 «E Tñ] sa
»E
AD7502SQ -55 D Cto-M25°C Q-16 ssfT T]« «ti
Vs --10V, VouT"" 10
D750IWÍI Enable LOW AD7502SE ~55°Cto + 125nC E-20A
D7503i Eiubk HIGH LCCC
AD7503KN 0°Cto +70°C N-16
5 .0
AD7503KQ -25°Cto-i-85 D C Q-16
AD7503SQ ~55°Cto-M25°C Q-16
AD7503SE -55°Cto-f 125°C E-20A
NOTES ' . •• •
'To ordcr MIL-STD-883, Class B processed parts, add/883B tó pan nurober.
Sec thc AaaJog Devices' 1990 Milítary Databook for military data sfaect.
2 E = Leadless Ceramic Chíp Carríer; N = Narrow Plástic DIP; Q =
Cerdip, For outlíne Information see Package Information scctioar
(Scr'iS Círcuít 2)
fIC- NOCONMECT
... O 10 -H70°C
-25°C £0 -f85°C At Dtfferent Poner Supplies At Differem Temperaturas vs. j°ower Supply
-55°C to - 125°C
-65°C to -i50°C
300°C 4. Power Dissipatíon
3. toN) k)KF
i my otfcer terminal,
auldbc^OV.
3owe»er, pcrmanen! damage : II
rjy dtcrostadc fields, Keep
. Temperatura vs. Digital Input Voftage vs. Logíc Frequency (50% Dury Cyc/e
I I I I
AD75Q1 1 I_ J. _1 VDD o ! I TTUDTL.TO-CMOS LEVEL TRANSLATOR I
r —i- —i—-r-H-~ '*15V1 ] I I I I I t FEATU
VOD n I TTL/OTL-TO-CMOS LEVEL TflANSLATOR I
GNOO-j I OECODER/DRIVEfl ^ ^ ]
Msvj°n ' 1 1 r-h 1 i r1 RON:
I I ' —1 ' I I 1 1 I 1 ! I !.
GNDO—I OECODEHÍDfllVER t Powe
I H 1 1 1 ¡ 1 1 T-1 |
TTL/D
_|_ j -
im111 t Break
Stand
Su r
BBBBB9DBBB GENERA
15V/DIV) BHflBBflBB The AD7
BBBBBBBÜ packaged
It switche
the state
•m^BMii^H^HnMjMQffi ^n^nn IBBsffl^HPJÍD
idéntica!
BBBBBBBB two of 16
Vj - -IDV.Vj -+10V V, -+1QV, V2 - -10V Vs • -10V an "enabl
ABSOLU
(TA = + 2
•BflBBBflB
Vss - GN
V Betwe
Digital In
Overvolta
Switch C
Switch C
Ims D
Power Di
Up to
Derate
Operaung
Comm
Industr
Extend
Storage T
Lead Tem
CAUTION
'Do not app
when V5S =
JThc dígita
occur on u
uniís tn co
*Strcsses a
cause pcr
functional
thosc ind
implicd.
periods m
may be app
X
caiinot " Y'
1— J-')0~~l i— J'*0"!
U'í \^í
• i i < i t i
B1HI1- *, •!(•
Order É"Jumber DS1489J, 'DS14.89AJ,
DST489N or DS1489AN
J!V
Sea NS Package J14A or N14A
/• i,, , , y, i ,
/*- 1
H^ ,
1
j
• •
«M».toH
L-
^S~ 1^
^ K-Cluone
«r ^. \'ff
'-—' ' -— ! «-
Typical Applications
nwii tiiuiui anuí' utraii
í
1
^r.íM;:^,,,
HUDII
"•( 1 „ °O
X
MiJit»
- 1r .
" -^ -«K'— i ^
"
^.
~
x f 1 ^
nunti
_i—
5 [-H¿l§
" .*"*.
1-9
The following apply for T A = 25°C unless otherwise specified. " .
DS1489/DS
• <r
Power Supply Vóltage ' 10V • '.*--•,
Input Voltage Range Í30V
Output Load Current 20 mA
Power Díssipation (Note 2) 1W • • •
Operating Temperature Range 'Q°C 10 + 75°C
Storage Temperature Range 65''C to +150JC
VTL Input Low Threshold Voltage TA = 25°C, VOUT >2.5V,I OUT =-0.5 mA 0.75 1.25 V
- •' -
Propagation Delay
Note 1: "Absolute Máximum Ratings" are Ihose valúes beyond VJhich ihe safety of the device cannot be guaranteed. Except for "Operating
Temperature Range" ihey are not meant to imply tnat the devjces should be ooeraied at these irniís. The ¡able of "Electrical Characierisucs"
provides conditions for actual device operation.
Note 2. Unless otherwise specified min/max limits apply across the 0°C lo -f-75°C temperatura range for ihe DS1-389 and DS1489A.
Note 3: All currents into device pins shown as positive, out oí device pins as negativo, all voltages referenceü to cround unless otherwise noled. All
valúes shown as max or min on absolute valué basis.
Note d; These specifrcations aoply for response control pin = open.
V><
1-10
Ige and case temperatura at 10 mV/ *
'e range at a specified operating cúVr
Semiconductor
ar adjusted to zero.
LM555/LM555C Timer o
e
General Description e
The LM555 is a highly stable device for generating • Adjustable duty cycle O
accurate time delays or oscillation. Additíonal termináis » Output can source or sink 200 mA
are províded for triggering or resetting if desi/ed. In the • Output and supply TTL compatible
time delay mode of operation, the time is precisely con- • Temperature stability bener than 0.005% per °C
TO-46 trolledby one external resistor and capacitor. For astable' • Normally on and normally off output
íletal Can Package* operation as an oscülator, the free running frequency and
duty cycle are accurately controlled with two external
resístors and one capacitor. The circuit rnay be tríggered Applications
and reset on- falling waveforms, and the output circuit • Precisión timing
can source or sink up to 200 mA or drive TTL círcuíts.
• Pulse generatíon
• Sequentíat tíming
Features • Time delay generation
» Pulse width modulatíon
• Direct replacement for SE5S5/NE555
i connecied to negativa pin • Pulse position modulation
» Timing from microseconds through hours
• Operates ín both astable and monostable modes • Linear ramp generator
imber^.M135H, LM235H,
H, LIM5AH, LM235AH
or fR)335AH Schematic Diagram
e NS Package H03H
1
f '1
Connection Diagrams
TOP VIEW
LO LM555C
0°Cto+7G G C
LO LM555 -55°C to-H25°C
LO Storage Temperature Range
; s« í -65°C to+150°C
.;# i Lead Temperature (Soldering, 10seconds) 300° C
SuoDlV Voltage
Suoply Cutrent
5
VCC-15V.RL.« 12
(Low State). (Note 2)
Timing Error, Monostable
Initial Accuracy
0.5 1
Drift wrth Temoerature R A . H S =• He to look, 30 50
C«0.1fJF, (Note 3)
Accuracy o«er Temperatura 1.5 3.0 1.5
Drift with Supply
0.05 0.2 0.1
Timing Error, Aitable
Initral Accuracy 1.5 2.25
Drift witíi Ternwrature 90 150
Accuracy overTemperaiure 2.5 3.0
Drift wiinSupoly 0.15 0.30
Threjnold Voltage
0.667 0.667
Trigger Voltage • 15V 4.8 • 5 5.2
• 5V 1.45 1.67 ' 1.9 1.67
Trígg«r Current 0.01 0.5 0.5 Output Propa
Reiet Voltage - ' Voltaoe Lavel
0.5 1 0.5
fleset Current 0.1 0.4 0.1
Threihold Current INote 4) 0,1 0.25 (U
Control Voltage Level • 15V 9.6 10 10.4 9 10
•5V. . 2.9 3.33 3.8 2.6 3.33
Pin 7 Leakage Outpot Higrí
ñn 7 Sai (Noie 5)
Outout Low :- 1SV.1, - 1 5 m A 150
•r-.¿ Ouioui LDW V cc -4.5V,I 7 ..4.5mA 70
Noto 1: For operating at clevaied lemperatures the device musí be derated basad on a +150°C máximum ¡unction temperatura and a
resistance of •M5JC/W ¡unctíon to case forTO-Sand -f]50 a C/W ¡unction lo ambient for both packages. 1
Note 2; Suooly current when output hígh typícally 1 mA less at VQQ - 5V. • ;
Not«3: Tesred at V c c - S V a n d V c c -15V. j
Note A: Thls wíll determine the máximum valué of R^ + Hg for 15V operation. The máximum total !RA + RB' ' s 2 0 Mfl. j
Note 5: No orotection agaínst excessive pin 7 currenr ís necessary providíng the package diisípatlon ratíng wíll not be exceeded.
' 9^30
12
Low Output Voltaje vs '•'" Low Output Voltage vs -•' Low OutDUt Voltage vs
Output Sínk Current Output Sink Current _OutputSínk Current
9-31