Está en la página 1de 97

MDEC.

Blanca Lorena Reynoso Gómez


MODULO 2

SISTEMA DE BUSES
COMPONENTES Y FUNCIONAMIENTO
DE UN COMPUTADOR
CPU

PC MAR
MEMORIA

IR MBR
:
E/S AR INSTRUCCIÓN
INSTRUCCIÓN
E/S BR
INSTRUCCIÓN
MODULO DE E/S :
DATOS
DATOS
DATOS
DATOS
REGISTROS
:
FUNCIONAMIENTO DEL COMPUTADOR

FUNCIÓN BÁSICA: EJECUCIÓN DE UN PROGRAMA

PROCESADOR

SE ENCARGA DE EJECUTAR LAS INSTRUCCIONES


ESPECIFICADAS EN EL PROGRAMA
CICLOS DE CAPTACIÓN Y EJECUCIÓN

CICLO DE INSTRUCCIÓN

CICLO DE CAPTACIÓN CICLO DE EJECUCIÓN

CAPTAR LA
EJECUTAR LA PARADA
INICIO SIGUIENTE
INSTRUCCIÓN
INSTRUCCIÓN
ACCIONES QUE TOMA EL CPU AL EJECUTAR UNA INSTRUCCIÓN

 PROCESADOR – MEMORIA
 PROCESADOR – E/S
 PROCESAMIENTO DE DATOS
 CONTROL
CAPTACIÓN CAPTACIÓN ALMACENAMIENTO
DE INSTRUCCIÓN DE OPERANDO DE OPERANDO

VARIOS
OPERANDOS
VARIOS
RESULTADOS

DECODIFICACIÓN
CÁLCULO DE LA CÁLCULO DE LA CÁLCULO DE LA
DE LA OPERACIÓN OPERACIÓN CON
DIRECCIÓN DE DIRECCIÓN DE DIRECCIÓN DE
DE LA DATOS
INSTRICCIÓN OPERANDO OPERANDO
INSTRCUCCIÓN

INSTRUCCIÓN COMPLETADA CADENA O VECTOR DE DATOS


CAPTAR SIG INSTRUCCIÓN

DIAGRAMA DE ESTADOS DEL CICLO DE INSTRUCCIÓN


EJEMPLO DE LA EJECUCION DE UN PROGRAMA
INTERRUPCIONES

MECANISMO MEDIANTE EL CUAL LOS MÓDULOS


(E/S, MEMORIA) PUEDEN INTERRUMPIR EL
PROCESAMIENTO NORMAL DE LA CPU.
CLASES DE INTERRUPCIONES

 PROGRAMA
 TEMPORIZACIÓN
 E/S
 FALLO DE HARDWARE
FLUJO DE CONTROL
PROGRAMA
DE UN PROGRAMA SIN Y CON INTERRUPCIONES
PROGRAMA PROGRAMA
PROGRAMA E/S
USARIO E/S USUARIO

1 4 1 4
WRITE WRITE ORDEN DE E/S
ORDEN DE E/S

5
2a
2 END
GESTOR DE
INTERRUPCIÓN

2b
5
WRITE WRITE END

3a
1
3b
SIN INTERRUPCIÓN CON INTERRUPCIÓN
WRITE
WRITE
PROGRAMA DE USUARIO

INTERRUPCIONES MÚLTIPLES GESTOR DE INTERRUPCIÓN X

_
_
_
GESTOR DE INTERRUPCIÓN Y
_
_
_
_
_
_
_
_
_

A) PROCESAMIENTO DE UNA SECUENCIA DE INTERRUPCIONES


TRANSFERENCIA DE CONTROL CON INTERRUPCIONES MÚLTIPLES
GESTOR DE INTERRUPCIÓN X GESTOR DE INTERRUPCIÓN X

_
_
_
GESTOR DE INTERRUPCIÓN Y
_
_
_
_
_
_
_
_
_

B) PROCESAMIENTO DE INTERRUPCIONES ANIDADAS


ESTRUCTURA DEL BUS

 El bus del sistema esta constituido,


usualmente, por 50 y 100 líneas, a cada línea
se le asigna un significado o una función
particular.
LINEAS DE DATOS
 Proporcionan un camino para transmitir datos entre los
módulos del sistema. El bus de datos consta de 8,16 o 32
líneas distintas cuyo nombre se conoce como anchura del
bus de datos. Puesto que cada línea puede transportar un
bit a la vez, el numero de líneas determina cuantos bits se
pueden transferir al mismo tiempo.
LINEAS DE DIRECCION
 Se utiliza para asignar la fuente o el destino
del dato situado en el bus de datos. Las líneas
de direcciones generalmente se utilizan
también para direccionar los puertos de E/S.
LINEAS DE CONTROL
 Se utilizan para controlar el acceso y el uso de las líneas
de datos y de direcciones.
 Las señales de control transmiten tanto ordenes como
información de temporizacion entre lo módulos del
sistema.
LINEAS DE CONTROL TIPICAS
 ESCRITURA DE MEMORIA: hace que el dato de bus
escriba en la posición direccionada
 LECTURA DE MEMORIA: hace que el dato de la
posición direccional se situé en el bus
 LECTURA DE E/S: hace que el dato del puerto de E/S
direccionado se situe en el bus
 TRANSFERENCIA RECONOCIDA: indica que el dato se
ha aceptado o se ha situado en el bus.
 PETICION DEL BUS: indica que un modulo necesita
disponer del control del bus.
 CESION DEL BUS: indica que se cede el control del bus a
un modulo que lo había solicitado.
 PETICION DE INTERRUPCION: indica si hay una
interrupción pendiente.
 INTERRUPCION RECONOCIDA: señala que la
interrupción pendiente se ha aceptado.
 RELOJ: se utiliza para sincronizar las operaciones.
 INICIO: pone los módulos conectados a su estado inicial.
FUNCIONAMIENTO DEL BUS
 Si un modulo desea enviar un dato debe hacer dos cosas:
 1.Obtener el uso del bus
 2.Transferir el dato a través del bus

 Si un modulo desea pedir un dato a otro modulo:


 1. obtener el uso del bus
 2. transferir la petición al otro modulo mediante las líneas de
control y dirección apropiadas.
Elementos de diseño de un bus.
De tipo
 Dedicado
 Multiplexado

Método de arbitraje
 Centralizado
 Distribuido

Temporización
 Síncrono
 Asíncrono
Anchura del bus
 Dirección
 Datos

Tipo de transferencia de datos


 Lectura
 Escritura
 Lectura-modificación-escritura
 Lectura-después de escritura
 Bloque
Tipo de Buses

Dedicada. Las lineas de bus dedicada esta permanente asignada a una


función o a un subconjunto fisico de componentes del computador.

Su ventaja es el elevado rendimiento, debido a que hay menos disputas en el


acceso al bus, una desventaja es el incremento del tamaño y el costo del
sistema.

Multiplexado. Es el uso de menos líneas cosa que ahorra espacio y,


normalmente costes. La desventaja es que se necesita una circuiteria mas
compleja en cada modulo, una posible reducción en las prestaciones
debido a que en los eventos se deben compartir las mismas lineas.
Método de Arbitraje
¿Para que sirve un método de arbitraje?. Un modulo de E/S puede necesitar
leer o escribir directamente en memoria sin enviar el dato al procesador,
puesto que en un instante dado, solo una unidad puede transmitir a través
del bus.

Centralizado. Es un único dispositivo hardware, denominado controlador de


bus o arbitra “ES EL RESPONSABLE DE ASIGNAR TIEMPOS AL BUS”,
puede estar en un modulo separado o ser parte del procesador.

Distribuido. No existe controlador central, en su lugar, cada modulo dispone


de lógica para controlar el acceso.
Anchura del Bus
Datos. Cuando mas ancho es el bus de datos mayor es el numero de
bits que se transmiten a la vez.

Direcciones. Cuando mas ancho es el bus de direcciones mayor es el


rango de posiciones a las que puede hacer referencia.
TEMPORIZACION
 El termino temporización hace referencia a la forma en la
que se coordinan los eventos en el bus.
 Con temporizacion asíncrona la presencia de un evento en
el bus no esta determinada por un reloj
 En un bus síncrono debe utilizar la misma frecuencia de
reloj, el sistema no puede aprovechar las mejoras en las
prestaciones de los dispositivos.
Temporización

Es la forma en que se coordina lo eventos en el bus.

Sincronía. La presencia de un evento en el bus esta determinada por un


reloj, el bus incluye una línea de reloj a través de la que se transmite
una secuencia en la que se alternan intervalos regulares de igual
duración de uno a cero, un intervalo seguido del otro se conoce como
ciclo de reloj o ciclo de bus y define un intervalo de tiempo y una
unidad, todos los eventos empiezan al principio del ciclo de reloj.

Asíncrona. La presencia de un evento en el bus es consecuencia y


depende de que se produzca un evento previo; sitúa las señales de
dirección y lectura en el bus, después activa la señal
MSYN(sincronización del maestro), indicando la presencia de señales
de dirección y control validas, y el modulo de memoria responde
proporcionando el dato y una señal SSYN(sincronización del esclavo)
ANCHURA DEL BUS
 La anchura de bus de datos afecta a las prestaciones del
sistema: cuanto mas ancho es el bus de datos, mayor es el
numero de bits que se transmite a la vez.
 La anchura de bus de direcciones afecta a la capacidad del
sistema: cuanto mas ancho es el bus de direcciones, mayor
es el rango de posiciones a las que se puede hacer referencia.
Tipos de Transferencia de datos
Tiempo

De escritura
Arquitectura de Bus Multiple.
Entre mas dispositivos tengamos conectados al bus, mayor es el
retardo, este determina el tiempo que necesitan los dispositivos
para coordinarse en el uso del bus.

Este problema se puede resuelve incrementando la velocidad de


transferencia de datos del bus y utilizando buses mas anchos como
incrementando el bus de 32 bits a 64 bits.
 Bus local: Conecta el procesador a una memoria cache, y que
pueden conectarse también o no mas dispositivos locales, el
controlador de memoria cache conecta la cache no solo al bus local
si no también al bus de sistema, donde se conectan todos los
módulos de memoria principal, la memoria principal puede pasar
de bus local a bus de sistema. La transferencia de E/S con la
memoria principal a través del bus de sistema no interfieren la
actividad del procesador.
Ejemplos de dispositivos de E/S conectados al bus de expansión.
1. Conexiones a redes de área local(LAN).
2. Conexiones a red de área amplia, tales como:
3. La rede de comunicación de paquetes
4. La interfaz SCSI (que es un tipo de bus utilizado para conectar
controladores de disco y otros periféricos)
5. El puerto serie puede utilizarse para conectar una impresora o un
escáner.
Bus de alta velocidad: Se le conoce como arquitectura de
entreplanta.
 Controladores de estaciones de trabajos específicos para las
aplicaciones graficas y de video.
 Controladores de interfaz fireware, este bus es de alta velocidad
diseñado específicamente para conectar dispositivos de E/S de
alta capacidad.
 Los dispositivos de velocidad menor pueden conectarse al bus
de expansión, que utiliza una interfaz para adaptar el trafico
entre el bus de expansión y el bus de alta velocidad .
BUS ISA
 El bus de la IBM PC era de hecho el estándar en los
sistemas basados en el 8088

 Ese bus tenía 62 líneas de señal, incluidas 20 para una


dirección de memoria, 8 para datos y una en cada caso
para habilitar lectura de memoria, escritura de
memoria,lectura de E/S y escritura de E/S.
 Físicamente, el bus estaba grabado en la tarjeta madre
de la PC, con una media docena de conectores situados
a intervalos de 2cm para insertar en ellos tarjetas
 ISA que se usaba entonces en las PC basadas en Intel
opera a 8.33 Mhz.
 Lo que provoco que el bus impidiera aprovechar la
capacidad del 80286 para direccionar 16M de memoria
y transferir palabras de 16bits.
 Más adelante, el bus ISA se extendió a 32 bits con unas
cuantas funciones adicionales. Este nuevo bus se llamó
EISA (ISA EXTENDIDO).
BUS EISA
 La Arquitectura EISA(Extended Industry Standard
Architecture en inglés)

 Desarrollado en 1988 por un consorcio de nueve


compañías de computadoras.

 Surge como una mejora del estándar ISA


 -. Posee 32 Bits en el bus de dirección y datos, obteniendo
así una máxima capacidad de direccionamiento de 4Giga.
 -. Posee dieciseis canales de interrupciones mascarables y
una no mascarable todas ellas controladas por dos IC 8259
y el microprocesador respectivamente.
 -. Posee ocho canales de DMA, cuatro canales de ocho
bits y 4 canales de 16 bits en el bus de datos
respectivamente, con un segmento de 64K y 128K
respectivamente.
 -. Posee un controlador de asignación de prioridades, el
cual controla las solicitudes de DMA o Master que se
soliciten en el bus.
-. Además de las señales del bus ISA están presente en el
bus EISA las siguientes señales:
 -. Bus de direcciones: LA2 hasta LA16 y LA24 hasta
LA31.
 -. Bus de datos: D16 hasta D31.
 -. Bus de Control: BE0 hasta BE3, CMD, START, M/IO,
W/R, EX16, EX32, EXRDY, SLBURST, MSBURST,
LOCK, MREQX, MAK.
PCI
 El bus PCI ( Peripherical Component Interconnect, <<interconexión de
componente periférico) es un bus muy popular, de ancho de banda
elevado, independiente del procesador, que s puede utilizar como bus de
periféricos o bus para una arquitectura de entreplanta

 El PCI está diseñado para permitir una cierta variedad de


configuraciones basadas en microprocesadores, incluyendo sistemas
tanto de uno como de varios procesadores. Por consiguiente,
proporciona un conjunto de funciones de uso general. Utiliza
temporización síncrona y un esquema de arbitraje centralizado.
Ejemplos de configuraciones PCI
ESTRUCTURA DEL BUS
El bus PCI puede configurarse como un bus de 32 o 64 bits. Las líneas de señal
obligatorias del PCI se dividen en los grupos funcionales:

 Terminales (<<patillas>>) de sistema


 Terminales de direcciones y datos
 Terminales de control de la interfaz
 Terminales de arbitraje
 Terminales para señales de error

Líneas de señan PCI opcionales:

 Terminales de interrupción
 Terminales de Soporte de Cache
 Terminales de Ampliación de Bus de 64 bits
 Terminales de Test (JTAG/Boundary Scan)
ÓRDENES DEL PCI
La actividad del bus consiste en transferencias entre dos elementos, denominándose
maestro al que inicia la transacción. Cuando un maestro del bus adquiere el control
del mismo, determina el tipo de transferencia que se producirá a continuación.
Durante la fase de direccionamiento de transferencia, se utilizan las líneas C/BE para
indicar el tipo de transferencia. Los tipos de órdenes son:
• Reconocimiento de interrupción
• Ciclo especial
• Lectura de E/S
• Escritura de E/S
• Lectura de memoria
• Lectura de línea de memoria
• Lectura múltiple de memoria
• Escritura en memoria
• Escritura e invalidación de memoria
• Lectura de configuración
• Escritura de configuración
• Ciclo de dirección dual
TRANSFERENCIAS DE DATOS
 Toda transferencia de datos en el bus PCI es una
transacción única, que consta de una fase de
direccionamiento y una o más fases de datos. En esta
discusión, se ilustra una operación de lectura típica; las
operaciones de escritura se producen de forma análogica.
Operación de lectura PCI
ARBITRAJE
 El bus PCI utiliza un esquema de arbitraje centralizado síncrono, en el que cada
maestro tiene una única señal de petición (REQ) y cesión (GNT) del bus. Estas
líneas se conectan a un árbitro central (Figura 1), y se utiliza un simple
intercambio de las señales de petición y cesión para permitir el acceso al bus.
 La especificación PCI no indica un algoritmo particular de arbitraje. El árbitro
puede utilizar un procedimiento de primero-en llegar-primero-en servirse, un
procedimiento de cesión cíclica (<<round-robin>>), o cualquier clase de
esquema de prioridad. El maestro del PCI establece, para cada transferencia que
desee hacer, si tras la fase de dirección sigue una o más fases de datos
consecutivos.

Fig.1 Árbitro de bus PCI


Ejemplo en el que se arbitra a cuál de los dispositivos A y B
se cede el bus.

Arbitraje del bus PCI entre dos maestros


Bus VESA
El bus local VESA es un bus de 32 bits creado por Video
Electronics Standards Association (VESA). Permite
conectar directamente la tarjeta de vídeo al procesador,
evitando así el retraso que implica la circulación a través
del bus ISA.
Bus Serial Universal USB

El bus universal en serie(Universal Serial Bus ).


Norma de sistema de comunicación entre dispositivos
electrónicos-informáticos que transmite una unidad a
la vez.
Descripción
Dentro de la tecnología USB existen 2 parte
fundamentales:

HOST.- Computadora, única en el sistema.

FUNCIONES.- Periféricos conectados.


PAPEL DEL HOST:
 Detecta tanto la conexión cono la extracción de las
funciones.
 Administra y controla la información generada por el
usuario.
 Recolecta y resume estadísticas de actividad de los
periféricos.
 Provee de una cantidad limitada de energía eléctrica.
PAPEL DE LAS FUNCIONES:
 Capaces de transmitir a recibir información.
 Hasta 127 funciones.
 Cable de hasta 5m, conectadas en cadena hasta 635m
el último.
 Funciones pueden ser a la vez un Hub
(concentradores).
CARACTERISTICAS:
 filosofía Plug & Play (conecta y opera).-sin
reinicios ni configuraciones del sistema.
 HOT-PLIGGING (Conectar en caliente).- Sin
apagar ni reiniciar.
 Simplicidad.- Manejo por software.
o Velocidad.-

PUERTO EN PUERTO EN USB


SERIE PARALELO

HASTA 600 KB/s 1.5 MB/s


112.5KB/s HASTA o
15MB/s 12 MB/s
PLATAFORMA:

o Desde el Windows 95 en versiones OSR 2.1-OSR


2.5.

o Configuración desde el BIOS


ASSIGNUSB IRS – ENABLED
USBKEYBOARD SUPPORT VIA BIOS
FUNCIONAMIENTO BASICO DEL
USB
1. Inserta en dispositivo

2. BUS-Determinación automática de requerimientos


del host.
• Drivers
• Ancho de Banda

Increíbles protocolos.
100
SISTEMA INTELIGENTE
MODELO LÓGICO FUNCIONAL
3 NIVELES( CAPAS)

1. SOFTWARE CLIENTE-FUNCIÓN.

2. CONTROLADOR-DISPOSITIVOS.

3. CAPA FISICA.
MODELO LÓGICO FUNCIONAL USB
TOPOLOGÍA DEL BUS
 dispositivos específicos destinados a ampliar la
cantidad de conectores hubs.
 redes Ethernet.
 acoplado a uno de los puertos USB del computador
 ampliando la cantidad de dispositivos que se pueden
emplear.
PROTOCOLO DEL BUS USB

Controlador HOST:
Token
Al número de dispositivo.
Función:
Recibe Permiso
transmisión

Función:
No mas datos.
CONECTORES USB SERIE “A” Y SERIE “B”

B
Host Función

A
CONJUNTO INTEGRADO DE CHIPS
ARQUITECTURA GENERAL , ELEMENTOS
FUNCIONALES ESTANDARIZADOS DEL USB

 TRANSCEIVER: El cable USB está compuesto por solo cuatro cables: Vbus, D+,
D- y GND. fabricado dentro del mismo chip controlador de periférico, y puede
verse como la interfaz misma de un dispositivo externo contra el resto del
sistema.
 SERIAL INTERFACE ENGINE - SIE.- El SIE tiene la función de serializar y
deserializar las transmisiones, maneja los protocolos, control CRC (Código de
Redundancia Cíclica) y la codificación NRZI(Código de Redundancia
Cíclica.
 FUNCTION INTERFACE UNIT - FIU.- Monitorea los estados de las
transacciones, los buffer FIFO, y solicita atención para diversas acciones a través
de interrupciones contra el CPU del host.
 FIFOs.- (primero en entrar – primero en salir), El controlador 8x930Ax,(se vera
mas adelante) tiene un total de 8 buffer tipo FIFO.
CHIP CONTROLADOR:

El 8x930Ax :periféricos de PCs, incluyendo joysticks digitales,


cámaras y algunos dispositivos relacionados a telefonía.
El 8x930Hx :trabaja como hubs,monitores, impresoras, teclados, etc.
INTERFASE FÍSICA (ELÉCTRICA)
 Pines de alimentación 1 y 4
 Conector Pin Señal 2 y 3

 Pin 1,+5V 500 miliamperios


 Pin 2,Datos -
 Pin 3 Datos +
 Pin 4 A Tierra
IEEE 1394 (FireWire)
 El IEEE 1394 (conocido como FireWire por Apple Inc. y como i.Link
por Sony) es un estándar multiplataforma para entrada/salida de datos
en serie a gran velocidad. Suele utilizarse para la interconexión de
dispositivos digitales como cámaras digitales y videocámaras a
computadoras.
Historia
El waterman fue inventado por Apple Computer a mediados de los 90,
para luego convertirse en el estándar multiplataforma IEEE 1394. A
principios de este siglo fue adoptado por los fabricantes de periféricos
digitales hasta convertirse en un estándar establecido. Sony utiliza el
estándar IEEE 1394 bajo la denominación i.Link, y Texas Instruments
bajo la denominación Lynx.
Versiones
FireWire 400 (IEEE 1394-1995)

Lanzado en 1995. Tiene un ancho de banda de 400 Mbit/s, 30 veces


mayor que el USB 1.1 (12 Mbps) y similar a la del USB 2.0 (480 Mbps),
aunque en pruebas realizadas, en transferencias de lectura de 5000
ficheros con un total de 300 Mb, FireWire completó el proceso con un
33% más de velocidad que USB 2.0, debido a su arquitectura peer-to-
peer mientras USB utiliza arquitectura slave-master [1]. La longitud
máxima permitida con un único cable es de 4,5 metros, pudiendo
utilizarse hasta 16 repetidores para prolongar la longitud (no pudiendo
sobrepasar nunca la distancia de 72 metros). Su conector está dotado
de 6 pines, dos de ellos destinados a la alimentación del dispositivo
(excepto en la versión distribuida por sony, iLink, que carece de estos
dos pines de alimentación) ofreciendo un consumo de unos 7 u 8 W
por puerto a 25 V (nominalmente).
Versiones
Revisión IEEE 1394a-1995

En 2000 se implementó una revisión de IEEE 1394-1995, añadiéndole


características como difusión asíncrona, una reconfiguración de bus
más rápida, concatenación de paquetes, y ahorro de energía en modo
suspensión.
Versiones
FireWire 800 (IEEE 1394b-2000)

Lanzado en 2000. Duplica aproximadamente la velocidad del FireWire


400, hasta 786.5 Mbps con tecnología full-duplex, cubriendo distancias
de hasta 100 metros por cable. Firewire 800 reduce los retrasos en la
negociación, utilizando para ello 8b10b (código que codifica 8 bits en 10
bits, que fue desarrollado por IBM y permite suficientes transiciones de
reloj, la codificación de señales de control y detección de errores. El
código 8b10b es similar a 4B/5B de FDDI (que no fue adoptado debido al
pobre equilibrio de corriente continua), que reduce la distorsión de señal
y aumenta la velocidad de transferencia. Así, para usos que requieran la
transferencia de grandes volúmenes de información, resulta muy
superior al USB 2.0. Posee compatibilidad retroactiva con Firewire 400
utilizando cables híbridos que permiten la conexión en los conectores de
Firewire400 de 6 pines y los conectores de Firewire800, dotados de 9
pines. No fue hasta 2003 cuando Apple lanzó el primer usao comercial
de Firewire800.
FireWire s1600 y s3200 (IEEE 1394-2008)

Anunciado en Diciembre de 2007. Permiten un ancho de banda de 1'6 y


3'2 Gbit/s, cuadruplicando la velocidad del Firewire 800, utilizando el
mismo conector de 9 pines de Firewire
Versiones
FireWire s800T (IEEE 1394c-2006)

Anunciado en Junio de 2007. Aporta mejoras técnicas que permite el uso


de FireWire con puertos RJ45 sobre cable CAT 5, combinando así las
ventajas de Ethernet con Firewire800.

Futuras Revisiones

Actualmente se está estudiando sobre versiones de Firewire que podrían


trabajar a 6'4Gbps.
Características generales

 Soporta la conexión de hasta 63 dispositivos con cables de una longitud


máxima de 425 cm con topología en árbol.

 Soporte Plug-and-play.

 Soporta comunicación peer-to-peer que permite el enlace entre


dispositivos sin necesidad de usar la memoria del sistema o la CPU.

 Soporta conexión en caliente.

 Todos los dispositivos Firewire son identificados por un identificador


IEEE EUI-64 exclusivo (una extensión de las direcciones MAC Ethernet
de 48-bit).
Aplicaciones de FireWire

Edición de vídeo digital

La edición de vídeo digital con FireWire ha permitido que tuviera lugar


una revolución en la producción del vídeo con sistemas de escritorio. La
incorporación de FireWire en cámaras de vídeo de bajo costo y elevada
calidad permite la creación de vídeo profesional en Macintosh o PC.
Atrás quedan las carísimas tarjetas de captura de vídeo y las estaciones
de trabajo con dispositivos SCSI de alto rendimiento. FireWire permite
la captura de vídeo directamente de las nuevas cámaras de vídeo digital
con puertos FireWire incorporados y de sistemas analógicos mediante
conversores de audio y vídeo a FireWire.
Aplicaciones de FireWire

Redes IP sobre FireWire

Como explica Apple, "con este software instalado, se pueden utilizar entre
computadoras Macintosh y periféricos los protocolos IP existentes,
incluyendo AFP, HTTP, FTP, SSH, etcétera. En todos los casos, se puede
utilizar Bonjour (Rendezvous) para su configuración, resolución de
nombres y descubrimiento." Si unimos la posibilidad de usar las
conexiones FireWire para crear redes TCP/IP a las prestaciones de
FireWire 2 (FireWire 800), tenemos razones muy serias para que Apple
recupere rápidamente la atención de los fabricantes de periféricos para
satisfacer las necesidades de los usuarios de aplicaciones que requieren
gran ancho de banda en redes locales, como todas las relacionadas con
el vídeo digital. Por no hablar de introducirse en un posible mercado
nuevo.
INTERFACES

Programa que permite relacionar 2 ambientes diferentes,


para la interacción entre ambos.

HARDWARE USUARIO
SOFTWARE
CLASIFICACIÓN:
 Interfaces de Usuario: Linea de Comandos-interface
gráfica.
 Interfaces de hardware: ingresar, procesar y entregar
los datos
 Interfaces de software: entrega información acerca
de los procesos y herramientas de control
Las interfaces entrada/salida
Información binaria.

Memoria 0 1 Dispositivos
Chips de E/S más comunes:
o UART (Universal Asynchronous Receiver Transmitter) Receptor
Transmisor Universal Asincrónico
 leer un byte del bus de datos y enviarlo bit por bit a través de una línea
serial hacia una terminal o recibir datos de una terminal.

 USART (Universal Synchronous Asynchronous Receiver Transmitter)


Receptor Transmisor Universal Sincrónico Asincrónico
 puede configurarse como asíncrono full dúplex o síncrono half duplex que
puede comunicar con otros microcontroladores
 PIO (Parallel Input/Output)
Chip de entrada/salida paralela
 Tiene 24 líneas de E/S
 Pueden conectarse con cualquier dispositivo
compatible con TTL
 Gran flexibilidad.

Chip de E/S
paralela
8255A
 ESDI (Enhanced Small Device Interface)
 Interface estandard diseñado para conectar disk drivers a
PCs.
 SCSI (Small Computer System Interface)
 Interface estándar paralela usada por las computadoras
Macintosh de Apple, PCs y sistemas UNIX, para la conexión de
periféricos u otros componentes como Disk drivers.
 IDE (Integrated Drive Electronics):
 Es un interface para componentes de almacenamiento masivo,
en el cual es controlador esta integrado en el disco o unidad de
CD-ROM.