1

Amplificadores Multietapa
R. Carrillo, J.I. Huircan

Abstract–Los amplificadores multieetapa son circuitos de la componente continua del circuito (se dice que los cir-
electrónicos formados por varios transistores (BJT o FET), cuitos de cc se acoplan directamente). En la Fig. 2 se
que pueden ser acoplados en forma directa o mediante ca-
pacitores. Las configuraciones clásicas son el par Darlington muestra una aplicación de acoplamiento directo formada
(alta impedancia de entrada e incremento de la gnancia de por dos transistores, primero se hará un analisis en cc
corriente), el par diferencial (Relación de rechazo en modo para determinar el punto de operación y posteriormente
común elevada), el amplificador cascode (alta impedancia
de salida). Todas estas etapas amplificadoras pueden ser
un análisis para revisar su caracteristicas pequeña señal.
integradas y encapsuladas en un chip semiconductor lla-
mado Circuito Integrado (CI). En el CI las polarización de Vcc
las etapas se hace usando fuentes de corriente, debido a la Vcc
mayor facilidad de construcción (a través de transistores).
Vcc
La combinación de distintas tecnologías permitirá mejorar RC RC
la prestación de los sistemas diseñados. R1

Index Terms–Amplificadores, Multietapas, BiCMOS RB

v Q1 Q2 Q1
i V Q2
BB
vo
R2
I. I RE RE
1 RE R
2 1 E2
Un amplificador describe un circuito capaz de procesar las
señales de acuerdo a la naturaleza de su aplicación. El am-
plificador sabrá extraer la información de toda señal, de tal (a) (b)
manera que permita mantener o mejorar la prestación del
sistema que genera la señal ya sea un sensor o transductor Fig. 2. (a) Transistores acoplados directamente. (b) Equivalente en
usado para la aplicación. cc.
Se llama amplificador multietapa a los circuitos o sis-
temas que tienen múltiples transistores y además pueden En cc se tiene para la salida de la primera etapa
ser conectadas entre sí para mejorar sus respuestas tanto en
ganancia, impedancia de entrada, salida o ancho de banda,
estas aplicaciones pueden ser también ser de corriente con- VCC = RC (IB2 + IC1 ) + VBE2 + IE2 RE2 (1)
tinua. En los siguientes apartados se revisan distintas con- IE2 = IB2 (β + 1) (2)
figuraciones, haciendo notar sus caracteristicas tanto en cc
como en ca. Así

II. T VCC − VBE2 − IC1 RC IC

IB2 = = 2 (3)
(β + 1) RE2 β
El acoplamiento establece la forma en la cual se conectan
las distintas etapas amplificadores, dependiendo de la nat- La malla de entrada para la primera etapa será
uraleza de la aplicación y las características de respuesta
que se desean. Existen distintos tipos de acoplamiento: β+1
VBB = IB1 RB + VBE1 + IC1 RE1 (4)
Acoplamiento directo, capacitivo y por transformador. β
IC1
Luego dado IB1 = β , entonces
Vcc
VBB
v
Etapa
Acopl.
Etapa
Acopl.
Etapa
vo IC1 = (5)
i 2 3 RB β+1
1
β + VBE1 + β RE1
RL

Como IB2 = IC1 − IE1 = IC1 1 − β+1 β , entonces es

Fig. 1. Acoplamiento.
A. Acoplamiento directo
Las etapas se conectan en forma directa, esto permite
una amplificación tanto de la componente de señal como
UFRO-DIE. Material preparado para la asignatura de Circuitos
Electrónicos I. Ver 4.0-2015.
posible obtener IE2 y luego IC2 . Con las corrientes se de-
terminan VCEQ1 y VCEQ2 . Note que al hacer análisis en
cc, los efectos de la polarización de una etapa afectan a
la otra, es decir al modificar el punto de operación de la
primera etapa, el punto de operación de la segunda etapa
se verá afectado.
Realizando el analisis en ca se puede obtener una
relación para la ganancia y las impedancias correspondi-
entes. Planteando la ecuación de la salida en el circuito de
la Fig. 3a, se tiene
2

iB h fe iB iB h fe iB2 componentes de cc, permitiendo sólo la amplificación de

ii 1 h ie 1 2 h ie
señales en ca. Los amplificadores de ca usan acoplamiento
+
+ capacitivo. Permite mayor libertad en el diseño, pues la
vi RB RE R RE vo polarización de una etapa no afectará a la otra.
1 C 2
_

R in R out Etapa Etapa Etapa vo

v 1 3
(a) i vo vi 2 v v
vi 2 o2 i 2 v
1 1 o3
RL

h fe iB2
iB h ie
2

+ ip + Fig. 4. Acoplamiento Capacitivo.

R RE
C 2
(b)
vo vp
_ Extendiendo el sistema de la Fig. 4 a n-etapas, con-
siderando la relación de ganancia de cada una de éllas se
tiene que la ganancia del sistema será

vo von vo1 vi1

Fig. 3. (a) Circuito a pequeña señal. (b) Cálculo de Rout . Av = = ... (11)
vi vin vi1 vi
Considerando amplificador emisor común (sin CE ), de
dos etapas de la Fig. 5, donde R1 = 3kΩ, R2 = 1kΩ,
RE = 820Ω, RC = 2kΩ, VCC = 10V, además, hf e = 100,
vo = (1 + hf e ) iB2 RE2 (6) hie pequeño.
− (hf e iB1 + iB2 ) RC = iB2 hie + vo (7)
vi = iB1 (hie + (1 + hf e ) RE1 ) (8) V
CC

RC
De esta forma despejando iB2 de (7) y reemplazando en RC
R1
R1 C
(6) C Cc → ∞
C i→ ∞ vo
v Q Q
i
vo −hf e RC RE2 (1 + hf e )
= R2 R2
vi (hie + RC ) 1 + (h(1+h f e)
RE2 (hie + (1 + hf e ) RE1 ) RE RE
ie +RC )

El efecto de los elementos de la primera y segunda etapa

están presentes en la ganancia del sistema. Para el cálculo
Fig. 5. Amplificador con etapas en cascada.
de la resistencia de entrada se plantea una LCK en el nodo
de entrada (note que RB = R1 ||R2 ) y una LVK, así
Note que en cc ambas etapas quedan separadas, for-
marán un circuito de polarización universal, de esta forma
vi el punto de operación para cada etapa se calcula como
ii = + iB1 (9)
RB sigue
vi = iB1 hie + (1 + hfe ) iB1 RE1 (10)
R2
Despejando iB1 de (10) y reemplazando en (9) se de- VT H = VCC = 2.5V
speja Rin = viii = 1 + 1
. Para el cálculo de R1 + R2
1
RB
hie +(1+hf e )RE
1
RT H = R1 ||R2 = 3kΩ||1kΩ = 750Ω
la resistencia de salida se anula la excitación y se calcula
la resistencia vista desde los terminales de salida, de esta Así la corriente de colector será
i h
forma se tiene para vi = 0, iB1 + hf e iB1 + BR1 Bie = 0,
lo que implica iB1 = 0. De acuerdo a esto el cir- VT H − VBE 2.5V − 0.7V
iC = RT H β+1
= = 2.15mA
cuito equivalente queda como se indica en la Fig. 3b, β + β RE
7.5Ω + 1.01 · 820Ω
así, ip = − (1 + hf e ) iB2 , iB2 = − RCv+h p
, de esta forma
ie β+1
RC +hie
Rout = (1+hf e ) . vCE = VCC − iC RC + RE =
β
B. Acoplamiento capacitivo = 10 − (200 + 1.01 · 820) (2.15mA) = 7.78V
El acoplamiento capacitivo o por condensador se usa En ca se determina la ganancia de voltaje de cada etapa
para interconectar distintas etapas, en las cuales sólo se de- por separado, determinando primero la ganancia de la
sea amplificar señal. La presencia del capacitor anula las etapa 1 de acuerdo al circuito de la Fig. 6, luego se tiene
AMPLIFICADORES MULTIETAPA 3

h ie hfe i b Esto ocurre por el efecto de carga que representa la

1
vo
1
segunda etapa al ser conectada a la primera. Desde el
+ ib
1
punto de vista de señal, la primera etapa tiene una im-
v RE RC
i pedancia de salida Rsal = RC , dado que su ganancia será
−2.4, el amplificador visto desde la salida es una fuente
de voltaje controlado por voltaje. Por otro lado, la se-
gunda etapa desde el punto de vista de la entrada, tiene
Fig. 6. Etapa emisor comun en ca. una Rin = R1 ||R2 || (hie + (1 + hfe ) RE ) .

RC vo1 h ie h fe i b2
+ vo
vo1 = −hf e ib1 RC +
+
vi Av1 vi R1 R2 i RC
b2
ib1
vi = _
hie + RE (1 + hf e )
Rin RE (1 + hfe )
Finalmente la ganancia será

Fig. 8. Amplificador completo en ca.

vo1 hf e RC
Av1 = =−
vi hie + RE (1 + hfe ) Note que sin conectar la segunda etapa, la salida de la
= −2.415 primera será vo1 = Av1 vi . Al conectar la segunda etapa al
amplificador, se produce un divisor de voltaje
La cual será la misma de la etapa 2, Av2 = vvoo = −2.4.
1
De acuerdo a (11) la ganancia total del sistema será R1 ||R2 || (hie + (1 + hf e ) RE )
vo1 = Av1 · vi
R1 ||R2 || (hie + (1 + hf e ) RE ) + RC
AvT = Av1 Av2 = 5.83 750Ω|| (101 · 820Ω)
= −2.4 vi
750Ω|| (101 · 820Ω) + 2kΩ
h ie h fe i h fe i b2 743Ω
b1 h ie = −2.415 = (−2.415) 0.271vi
vo 743Ω + 2kΩ
vi
+ i i RC
Asi, la ganancia de la primera etapa considerando el
b1 b2 RE v
RE efecto de carga será Av1 = voi1 = (−2.415) 0.271. Luego la
ganancia total del sistema
RC R1 R2
vo
= Av1 Av2
vi
Fig. 7. Amplificador en ca. vo vo
= 1
vi vo1
Sin embargo, si se analiza el amplificador completo de
acuerdo a la Fig. 7, se tiene = (−2.415) (0.27) (−2.415) = 1.58
Por lo tanto, se debe considerar el efecto de carga que
representa la segunda etapa respecto de la primera.
vo = −RC · hf e ib2
1 C. Acoplamiento por transfomador
hie +RE (1+hf e )
ib2 = −hf e ib1 1 1 Este acoplamiento es muy popular en el dominio de la
hie +RE (1+hf e ) + R1 ||R2 ||RC
radio frecuencia (RF). El transformador como carga per-
vi
ib1 = mitirá aislar las señales y además, dependiendo de la razón
hie + RE (1 + hf e ) de transformación incrementar el voltaje y corriente.
Así En el circuito de la Fig. 9, la carga es alimentada a través
de un transformador, la relación de voltajes estará dada
  por vv21 = NN1 , donde el segundo término es la relación de
2

1 inversa de transformación. Los transformadores permiten

vo hie +RE (1+hf e )
Av = = RC · hf e hfe   aislar eléctricamente las distintas etapas.
vi 1 + hie +RE (1+hf e ) R1 ||R2 ||RC
III. C D
Considerando los datos, con hie → 0
Esta configuración corresponde a dos etapas seguidores
de emisor, tiene una alta impedancia de entrada y además
Av = 1.58
produce un efecto multiplicativo sobre la corriente, se
¿Por qué difieren los dos cálculos realizados? conoce además como par Darlington.
4

V
CC
Así

R1
RL
IC2 = β 2 (β 1 + 1) IB1 (16)

v Q1
Lo que determina el efecto multiplicativo en la corriente.
i

R2 B. Análisis en ca
RE
1 CE
El circuito en ca de la Fig. 12a, se usará para determinar
las ganancias Av , Ai y la impedancia de entrada.

Fig. 9. Amplificador con carga acoplada por transformador.

h fe i b
Vcc v Q1 1 h fe i b
i 2
ib ib
Q2 1 2
RB R v vo
B i
Ci vo h ie h ie
IC
1 v R R
IB i E E
1 IC Q
2 Co
vo

I
B2 I
E2 R
E
(a) (b)

(a) (b) Fig. 12. Amplificador Darlington en ca.

Fig. 10. (a) Configuración Darlington. (b) Seguidor de emisor. Determinación de Av

•
Usando el equivalente a pequeña señal de la Fig. 12b, se
plantean las ecuaciones de Kircchoff
A. Análisis en cc
Considerando el circuito equivalente de cc de la apli-
cación de la Fig. 10 de acuerdo a lo indicado en el circuito vi = ib1 hie1 + ib2 hie2 + vo (17)
de la Fig. 11, se plantea la malla de entrada vo = ib2 (1 + hf e2 ) RE (18)

Vcc Pero ib2 = (hf e1 + 1) ib1

I
C1
RB
Vcc IC
Q1 2
Q2
vi = ib1 hie1 + ib1 (hfe1 + 1) hie2 + vo (19)
IB
1
I
B2 I
E2
vo = ib1 (hf e1 + 1) (1 + hf e2 ) RE (20)
R
E Luego

vi − vo
Fig. 11. Par Darlington en cc. vo = (hf e1 + 1) (1 + hf e2 ) RE
hie1 + (hf e1 + 1) hie2

VCC = IB1 RB + VBE1 + VBE2 + IE2 RE (12) vo (hf e1 + 1) (1 + hf e2 ) RE

=
Pero vi hie1 + (hf e1 + 1) hie2 + (hf e1 + 1) (1 + hf e2 ) RE
(21)
IB1 + IC1 = IB2 = (β 1 + 1) IB1 (13) Si hf e1 , hf e2 >> 1, se comporta como seguidor de emisor.
Además, dado que IE2 = (β 2 + 1) IB2 y considerando vo RE
VBE1 = VBE2 = VBE = ∼
=1 (22)
vi hie1 +(hf e1 +1)hie2
+ RE
VCC − 2VBE (hf e1 +1)(1+hf e2 )
IB1 = (14)
RB + (β 1 + 1) (β 2 + 1) RE2 • Cálculo de Zin
Calculando la corriente de colector total, IC2 , se tiene
vi = ib1 hie1 + ib1 (hfe1 + 1) hie2 + vo (23)
IE2 = (β 2 + 1) (β 1 + 1) IB1 vo = ib1 (hf e1 + 1) (1 + hf e2 ) RE (24)
(β 2 + 1)
IC2 = (β 2 + 1) (β 1 + 1) IB1 (15) Luego
β2
AMPLIFICADORES MULTIETAPA 5

vi = ib1 {hie1 + (hf e1 + 1) hie2 + (hf e1 + 1) (1 + hf e2 ) RE } vo = −RC (iB hf e ) (28)

(25) hf e iB1 = iB (1 + hf e ) (29)
Finalmente como Zin = ivbi vi = iB1 hie (30)
1

Finalmente se tiene
Zin = hie1 + (hf e1 + 1) (hie2 + (1 + hf e2 ) RE ) (26)
vo RC h2f e
=− (31)
Resulta ser un valor bastante grande si hf e1 , hf e2 >> 1. vi (hf e + 1) hie
• Cálculo de Ai La resistencia de entrada estará dada por RB ||hie , adi-
Dado que io = ib2 (1 + hfe2 ) e ib2 = ib1 (1 + hf e1 ) cionalmente la resistencia de salida Rout , estará dada por
RC .

io ib (1 + hf e2 ) ib (1 + hf e1 ) (1 + hf e2 ) V. A
Ai = = 2 = 1
ii ib1 ib1 Se define así al sistema indicado en la Fig. 15, el cual
= (1 + hf e1 ) (1 + hf e2 ) (27) es una configuración cuya señal de salida corresponde a la
diferencia entre dos señales de entrada.
Donde (27) es factor multiplicativo de la señal de corri-
ente. vi
1
vo
+ + 1
Amplificador vo
vi _ _
IV. C C 2 Diferencial vo
2

Consiste en un amplificador en emisor común acoplado

directamente con una configuración en base común. Dicho Fig. 15. Amplificador diferencial.
circuito posee una impedancia de salida mayor y un ancho
de banda más grande. En un amplificador ideal se debe cumplir que

Vcc
vo1 = Ad (vi1 − vi2 ) (32)
v
R3 RC o vo2 = −Ad (vi1 − vi2 ) (33)
RC
v
o Si la salida se considera como vo = vo1 − vo2 , se dice
Q
CB
que corresponde a la salida balanceada, en cambio si vo =
R1 v
i
vo1 (ó vo = vo2 ), ésta será la salida asimétrica. En un
amplificador diferencial real se tiene
v Q
i RB

R2 vi2 + vi1
vo1 = Ad (vi2 − vi1 ) + Ac (34)
RE CE 2
Donde Ad es la ganancia diferencial y Ac es la ganancia
(a) (b) en modo común.
El amplificador sólo responderá a la entrada diferen-
Fig. 13. (a) Amplificador Cascode. (b) Equivalente en ca. cial si Ad >> Ac . Se define así la relación de rechazo
en modo común (RRMC ó CMRR- Common Mode Reject
El análisis en ca, se realiza usando el circuito equivalente Rate) dada por el cociente
de la Fig. 14.
Ad
CMRR = (35)
iB
Ac
hfe i B
v
Esta relación mide la calidad del amplificador diferen-
o
h ie cial, debido a que permite saber en que factor se atenua la
RC
señal en modo común, respecto de la señal diferencial.
hfe i B A. Configuración del Amplificador Diferencial
v 1
i

RB h ie iB El circuito de la Fig. 16 es un amplificador diferencial

1
transistorizado, también llamado par diferencial, donde la
variable vo es la salida y los terminales vi1 y vi2 son la
entrada. Considerando que los parámetros de circuito y
Fig. 14. Modelo a pequeña señal. los transistores son idénticos, el voltaje aplicado a cada
uno de los terminales de entrada es el mismo, vo será nulo.
Planteando la LVK en la salida Esto se conoce como circuito balanceado.
6

VCC A.2 Análisis en corriente alterna

• Determinación de la ganancia diferencial
RC RC Sea la salida vo2 , de acuerdo a la Fig. 18b, así

vo vo
1 + vo _ 2

v Q Q RC
i1 1 2 vi RC
RC
2
vo
vo vo 2
1 2 h fe i b h fe i b
1 2
RE Q Q
1 2
v v RC
i 1 i2

-V EE vi v
1 hie hie i2
RE ib ib
1 2
R
E
Fig. 16. Amplificador diferencial con transistores.

(a)
(b)
A.1 Análisis en corriente continua
Considerando el circuito equivalente en cc del amplifi- Fig. 18. (a) Amp. diferencial en ca. (a) Equivalente a pequeña
cador diferencial de la Fig. 17, se plantea la LVK en la señal.
malla de entrada

VCC
vo2 = −hf e ib2 RC
VCC
Pero en la entrada
RC RC

vi1 = ib1 hie + iE RE (40)

+
Q1 Q2 vi2 = ib2 hie + iE RE (41)
VBE
1 IE IE
_ 1 2
Por otro lado
IE

RE
ib1 + hf e ib1 + ib2 + hf e ib2 = iE
-V EE
iE
ib1 = −ib2 + (42)
(1 + hf e )
Fig. 17. Circuito equivalente en cc. Sea hf e >> 1, se despeja ib2 en función de ib1 , se tiene

ib2 = −ib1 (43)

VBE1 + IE RE − VEE = 0 Donde vi = vi2 − vi1 , entonces
VBE1 + (IE1 + IE2 ) RE − VEE = 0 (36)
Como ambos transistores son iguales se tiene que vi = (ib2 − ib1 ) hie
= 2ib2 hie (44)
VBE1 + 2IE1 RE = VEE (37)
Finalmente, la ganancia diferencial Ad será
Pero como IB1 + IC1 = IE1 = (β + 1) IB1 , se tiene que
vo2 hf e Rc
VEE − VBE1 =− Ad = (45)
IB1 = (38) vi 2hie
2RE (β + 1) • Ganancia en modo común
Por otro lado se tiene para el transistor Q1 , Considerando el circuito de la Fig. 19b.
v
Sea vi = vi1 = vi2 , luego se tiene que Ac = voi2
VCC = IC1 RC + VCE1 + VBE1 (39) Dado que vo2 = −hf e ib2 Rc , planteando la LVK en la
Mediante IB1 , se obtiene IC1 y a través de (39) se obtiene entrada
el voltaje de colector.
En la práctica IE debe ser independiente de los tran- vi = ib1 hie + iE RE (46)
sistores y de valor constante, también se deseará que RE
sea lo más grande posible, de esta forma el RRMC tendrá
un valor alto y el amplificador tendrá una respuesta más ib1 + hf e ib1 + ib2 + hf e ib2 = iE (47)
próxima a la ideal. (hf e + 1) (ib1 + ib2 ) = iE
AMPLIFICADORES MULTIETAPA 7

RC VCC

RC VCC
h fe i b RC RC
1
vo ib h fe i b
2 1 h ie 2
RC RC vo
vi vo 2
v Q Q C 2
iC 1 2
RC Q Q
v 1 2 v
h ie vo i1 i2
ib R 2
2 C
R Q Q
RE E 1 2 IE RB
v v
i1 i2 3
Q
3

IE
(a) (b) RE

-V EE
Fig. 19. (a) Amplificador en modo común. (b) Circuito equivalente. -V EE
(a) (b)

Considerando que ib1 = ib2 = ib , se obtiene Fig. 20. (a) Esquema. (b)Fuente de corriente práctica.

vi = ib hie + iE RE (48)
(hf e + 1) 2ib = iE RE (49) VEE − VBE3
IE3 = (β + 1) (54)
RB3 + (β + 1) RE
Finalmente de (48) y (49) Seleccionando un RB3 adecuado se tiene que
vo2 hfe Rc VEE − VBE3
Ac = =− (50) IE3 = (55)
vi hie + 2RE (hf e + 1) RE
• Determinación de la RRMC Con el valor de IE3 se determina las corrientes de colec-
tor y los voltajes colector emisor de los transistores, esto
Ad hie + 2RE (hf e + 1)
RRM C = = (51) considerando que las corrientes de emisor de Q1 y Q2 son
Ac 2hie iguales.
Se observa que si RE → ∞, el CMRR se hace muy Note que IE es constante y RE no necesariamente es
grande por lo tanto la componente en modo común se elevada.
atenua, haciendo su comportamiento ideal.
VII. C
VI. A Como los amplificadores producen tensiones de cc en
la salida, aún si la entrada tiene valor medio cero, la sal-
Considerando que los transistores Q1 y Q2 del circuito ida tiene una tensión distinta de cero, debido a efectos de
de la Fig. 16 deben estar polarizados en cc, el valor de RE polarización (son desplazamientos indeseados).
debe ser limitado. Si RE se incrementa, el valor de −VEE , Los trasladores de nivel son amplificadores que suman o
también debe ser incrementado, para mantener la misma restan de la entrada una tensión desconocida, para com-
corriente de polarización en los dos transistores. pensar la tensión de desplazamiento en la entrada. Este
Esto implica que el incremento de RE no es posible sin circuito funciona como ganancia unitaria para ca y a la
un incremento en la tensión de polarización (−VEE ), luego, vez proporciona una salida ajustable para cc.
el circuito descrito se modifica usando una fuente de corri- La Fig. 21a, muestra un circuito desplazador de nivel el
ente constante ideal como se muestra en la Fig.20a . Esto cual se encuentra polarizado por fuente de corriente.
proveerá una corriente de polarización constante para Q1 y En corriente contínua se tiene
Q2 y una resistencia infinita entre los dos emisores y tierra.
En términos prácticos, la implementación típica de la VBB = IB RB + VBE + IE RE + Vo (56)
fuente de corriente puede ser en base a un transistor como
se indica en la Fig. 20b. Luego
Dado que IE = IC3 , se tiene que RB IC
Vo = VBB − − IC RE − VBE (57)
β
RB3 IB3 + VBE3 + IE3 RE = VEE (52)
Seleccionando RE , Vo se puede colocar en cualquier nivel
Como IE3 = (β + 1) IB3 se tiene de cc menor que VBB − VBE .
Si se desea desplazamiento positivo, se puede usar un
VEE − VBE3
IB3 = (53) circuito similar con un transitor pnp.
RB3 + (β + 1) RE Analizando en ca, el circuito en pequeña señal queda,
Por lo tanto luego, se puede determinar la relación vo /vi .
8

VCC VCC emisor. Planteando una LCK en el emisor de Q1 y Q2 se

RB RB tiene
Q Q
+
v
+
v IE1 + IE2 = 2 [mA]
i i
RE + RE
IE1 = IE2 = 1 [mA]
+ V
BB
V
BB vo
vo
R1 Luego
Q
-V IE2
EE R2 IB1 = IB2 = = 9.9 [µA]
,
RE
β+1
IC1 = IC2 = 0.99 [mA]
-V
EE
(a) (b) Si

Fig. 21. (a) Desplazador de nivel. (b) Implementación. IE3 = 5 [mA]

IE3
IB3 = = 49.5 [µA]
β+1

Sea la corriente I por el resistor de 5 [kΩ] , luego

vi = ib (RB + hie1 ) + ib (1 + hfe1 ) RE + vo (58)
ic1 = ib2 hf e2 (59) I = IC2 − IB3
ib2 = ib2 hf e2 R1 ||R2 + RE
′
(60) = 0.99 [mA] − 49.5 [µA] = 0.94 [mA]

Planteando la ecuación en Q2
Luego ib2 = 0, así ic1 = 0, ib = 0, entonces
15[V ] = I · 5 [kΩ] + VCE2 − VBE2
vo = vi (61)
VCE2 = 10.99 [V ]
Dando el comportamiento como seguidor de emisor.
Por otro lado para Q3 se tiene
VIII. A I
A. Fuentes de corriente en la polarización de circuitos in- I · 5 [kΩ] − 0.7 [V ] = 15 [V ] − VE3
tegrados VE3 = 10.99 [V ] = VEC3
Los circuitos de polarización analizados con 4 resistores,
son adecuados para los circuitos discretos. Sin embargo, Note que los transistores están en zona activa.
en los circuitos integrados los resistores consumen un área
B. Espejos de Corriente
excesiva del chip, por lo que se debe usar otro método para
la polarización. Para este caso se recurre a la polarización Una forma simple de implementar fuentes de corriente
mediante fuentes de corriente. Así, usando transistores y para los circuitos integrados son los espejos de corriente,
una cantidad mínima de resistores es posible implementar los cuales permiten a partir de una corriente de referencia
dichas fuentes para polarizar los amplificadores integrados. Iref , generar múltiples fuentes de corriente. El circuito
Example 1: Sea el circuito de la Fig. 22, considerando básico se muestra en la Fig. 23.
Q1 y Q2 idénticos (no ocurre así para circuitos discretos),
se observa que el circuito contiene fuentes de corriente con VCC
distintos valores. Se examinará el punto de operación de- I ref R
IC
15[V] 2
I ref= I C
2
5 [mA]
RC Q Q
1 2

Q
3
β=100
Q Q
1 2 Q =Q= Q
1 2 3
Fig. 23. Espejo de corriente.

2[mA]
Considerando los transistores iguales, por ende las ten-
siones VBE iguales, se tiene que IB1 = IB2 , luego

Fig. 22. Amplificador diferencial polarizado por fuente de corriente.

IC1 = IC2 = βIB1 (62)
terminando las corrientes de colector y el voltaje colector Como
AMPLIFICADORES MULTIETAPA 9

Vcc
Vcc
I2
IC1 IC
Iref = IC1 + IB1 + IB2 = IC1 + + 2 Q
1
vo
β β Q2
RL
2 2 I1
= IC1 + IC1 = IC1 1+
β β -VEE

Finalmente
Fig. 26. Modificación de la polarización del seguido de emisor.
Iref
IC1 = IC2 = (63)
2
1+ β Por lo tanto vo = VE2 = VBE1 − VBE2 = 0.
En ca
Para β >> 1, se tiene que IC1 = IC2 ∼ = Iref .
Debido que IC1 = IC2 el circuito se llama espejo de vo = − (1 + hf e2 ) ib2 RL (67)
corriente e Iref es la corriente de referencia calculada de
−ib2 = ib1 (1 + hf e1 ) (68)
acuerdo a (64).
vi = ib1 (hie1 + hie2 ) + vo (69)
VCC − VBE
Iref = (64) Así
R
Esta fuente de corriente posee un margen de trabajo, el vi − vo
cual está delimitado de acuerdo a la curva del transistor vo = (1 + hf e2 ) (1 + hf e1 ) RL
(hie1 + hie2 )
que se muestra en la Fig. 24. Se observa qure la pendiente  
(1+hf e2 )(1+hf e1 )RL
de la curva está dada por el inverso ro (resistencia de salida  (hie1 +hie2 ) 
del transistor). En condiciones ideales ro → ∞. =   vi (70)
(1+hf e2 )(1+hf e1 )RL
1+
(hie1 +hie2 )
iC
 
2
1 1
m= r  
o =   vi
(hie1 +hie2 )
+ 1
Margen de trabajo
(1+hf e2 )(1+hf e1 )RL
∼
= vi (71)
v CE
2
B.1 Espejo de corriente de Wilson
Fig. 24. Margen de trabajo. El circuito de la Fig. 27 se conoce como fuente de corri-
ente Wilson.
Example 2: Un circuito seguidor de emisor polarizado
por una fuente de corriente se muestra en la Fig. 25. Para Vcc
cc se tiene que
Iref R IC
2
VCC
VCC Q
VCC 2
vi

10k vo vi I ref= I C
2
vo Q Q
RL 1 3

Q Q2 I BIAS RL
1

-VEE

-VEE
Fig. 27. Espejo de corriente de Wilson.

Fig. 25. Seguidor de emisor polarizado por corriente. Para esta fuente de corriente se tiene que

2
VCC − VBE + VEE IC2 = 1 − 2 Iref (72)
IBIAS = IC2 = (65) β + 2β + 2
10 [kΩ]
Considerando β >> 1, entonces, IC2 ∼
= Iref , donde
Para ca se tendrá que vi ∼ = vo , sin embargo, debido a que
está acoplado directamente, puede considerarse la caída de VCC − VBE2 − VBE3
Iref = (73)
voltaje de 0.7 [V ] . Como para el voltaje de entrada cero, R
la salida vo = −0.7 [V ] , se plantea la opción de la Fig. 26. B.2 Espejo de corriente de Widlar
En cc se tiene que
El circuito de la Fig. 28 se conoce como espejo de corri-
VBE1 = VBE2 + VE2 (66) ente de Widlar.
10

Vcc Vcc

I ref R1 IC
2

Q
Q 2
1
Q Q I1
1 2

I ref I3
R I4
R2
I
2

Q
1 Q
2

Fig. 28. Espejo de corriente de Widlar. -V

EE

Planteando la LVK, se tiene Fig. 30. Polarización para múltiples etapas.

VBE1 = VBE2 + IE R2 (74)

Para esta situación se tiene que I1 = I2 = Iref , I3 =
Como 2Iref , I4 = 3Iref .
IC
VBE = VT ln (75) D. Amplificadores diferenciales con carga activa
IS
Cuando se requiere una mejora en la ganancia del ampli-
Entonces de (74) y (75), se tiene VT ln
IC
1
= IE2 R2 , ficador diferencial, se sustituyen las resistencias de colector
IC
2 por una carga activa, como se muestra en la Fig. 31.
luego
VCC
VT IC1
R2 ∼
= ln (76)
IE IC2
Q3 Q4

Vcc − VBE1 ∼
Iref = = IC1 (77) vo
R1 2

Q1 Q
C. Polarización de Amplificadores mediante múltiples vi
1
2 vi
2

fuentes de corriente
Cuando se requiere polarizar varias etapas en un circuito IE
integrado, se puede reproducir el efecto de la corriente de
referencia conectando un tercer transistor en el espejo de -V EE

corriente, en la base de Q2 , lo cual se podría extender a un

número limitado de transistores. Fig. 31. Amplificador diferencial con carga Activa.

Vcc
Considerando que la ganancia diferencial dada por (45)
I ref
R depende de RC , un incremento en dicha resistencia (como
IC
IC
2 3 sería sustituir RC por h1oe ) incrementaría la ganancia.
Q • Análisis en ca
2
Q Q
1 3

hfe i b3 ib3 i b4 hfe i b4

1 1
(a) (b) Q3 Q hie hie hoe
4 hoe

Fig. 29. (a) Incremento de fuentes de corriente. (b) Duplicador de vo vo

2 2
corriente de referencia.
Q Q hfe i b1 hfe i b2
v 1 2 v
i1 i2 hie hie
También es posible generar una corriente cuyo valor sea
v
el doble o el triple de la corriente de referencia, lo cual se v
i1 i b1 i b2 i2

logra duplicando (o triplicando) el área de la juntura de (a) (b)

transistor y resulta equivalente a tener dos (o tres) tran-
sitores conectados en paralelo. El circuito de la Fig. 30, Fig. 32. (a) En ca. (b) Circuito equivalente.
indica un esquema de polarización para múltiples etapas.
Para esto se tiene Reemplazando los modelos de los transistores de acuerdo
VCC − VEE − VEB1 − VBE2 a la Fig. 32b, sea la resistencia de salida h1oe , Q1 = Q2 y
Iref = Q3 = Q4 , se tiene que
R
AMPLIFICADORES MULTIETAPA 11

1
vo2 = (hf e ib4 − hf e ib2 ) (78) RD RD
RD RD
hoe
vo
vo
Por LCK se tiene, ib4 + hf e ib3 + ib3 + ib3 hie hoe = hf e ib1 . Q
1
Q g v
m
gmv
GS2
v 2 GS1
Como ib4 hie = ib3 hie , entonces, ib4 = ib3 . Dado que i1 v
i2
v
i1 v
+
GS1
+
v
v
i2
_ _GS2
(1 + hf e ) ib1 + (1 + hf e ) ib2 = 0, entonces, ib1 = −ib2 .
Planteando la LVK en la malla de entrada se tiene
(a) (b)

Fig. 34. (a) Diferencial en ca. (b) Equivalente.

vi1 = ib1 hie − ib2 hie + vi2 (79)
vi − vi2 vi − vi1
ib2 = − 1 = 2 (80)
2hie 2hie
fe
Pero se tiene que ib4 = −ib2 2+hf e +h , así, reem-
h vo RD gm
ie hoe =−
plazando la corriente en (78) vi 2

La resistencia de entrada será Rin = ∞,para calcular la

hf e ib2 resistencia de salida se puede usar el circuito equivalente
vo2 = −hf e − hf e de la Fig. 35, en el cual se anulan las fuentes de excitación.
2 + hf e + hie hoe hoe
2 + 2hf e + hie hoe hf e ib2 1 vi1 − vi2
= − ≃ hf e
2 + hf e + hie hoe hoe hoe 2hie
RD
Finalmente RD
ip

1 hf e +
vp
Ad = g v gmv
hoe 2hie m GS1 GS2

_ _
Esto implica que si la resistencia de salida del transistor v GS1 vGS2
Q4 es grande, se incrementa la ganancia. + +

IX. A FET
El amplificador diferencial puede ser implementado con Fig. 35. Circuito equivalente para cálculo de Rout .
FET, en el circuito de la Fig.33, se han usado MOSFET
canal n (nMOS). Planteando la LCK en la salida se tiene

VDD
vp
ip = gm vGS2 +
RD
RD RD

vo Por otro lado se tiene que vGS2 = vGS1 y simultánea-

vi Q
1
Q
2 vi
mente gm vGS1 + gm vGS2 = 0, lo cual implica que vGS2 =
1 2
vGS1 = 0, así se tiene Rout = RD .

A. Espejos de corriente con transistores nMOS

-VSS
Estos circuitos permiten polarizar las distintas etapas
amplificadoras. Como se muestra en la Fig. 36a, se tiene
Fig. 33. Amplificador diferencial nMOS.
que para cada transistor nMOS
Este configuración mejora la impedancia de entrada, ésto
debido a la resistencia de entrada del transistor nMOS. V
DD
VDD
• Análisis en ca I ref
Io Io
De la Fig. 34a, se tiene VDD
I ref

IREF Io Q3 Q Q
4 3
vo = −RD gm vgs2
Q1 Q2
Planteando una LVK en la entrada Q
1 Q Q Q
2 1 2

vi1 = vgs1 − vgs2 + vi2 -VSS

-VSS -VSS
Luego por LCK se tiene que gm vgs1 + gm vgs2 = 0, lo que (a) (b)

implica que vgs1 = −vgs2 , así, vi1 − vi2 = vgs1 − vgs2 =

−2vgs2 . Si vi = vi2 − vi1 , se tiene Fig. 36. (a) Espejo de corriente nMOS. (b) Espejos alternativos.
12

V VCC

2 Q1
iD = K (vGS − VT ) Q
1
Q
vi Q2
2
1 ′W
= k (vGS − VT )2 (81) I BIAS vo
2 L I BIAS
RL
Para el circuito mostrado
VDD − VGS (a) (b)
ID1 = Iref = (82)
R vi
+
De acuerdo a la ecuación (81), se determinan Io e ID1 . vi
Q
1
Q vGS g m vGS h iB
2
fe
vo
_ h ie
1 ′ W vo
ID1 = k (vGS − VT )2 (83) RL
iB
2 L 1 RL
1 ′ W 2
Io = k (vGS − VT ) (84)
2 L 2 (c) (d)

Para finalmente tener

Fig. 37. (a) Amplificador Darlington BiCMOS. (b) Aplicación. (c)
W En ca. (d) A pequeña señal.
L 1
Io = Iref W
L 2
Para determinar Rin se tiene que ii → 0, luego Rin = ∞.
La Fig. 36b, muestra distintas implementaciones de es-
Para calcular Rout , se anula la excitación de acuerdo a la
pejos de corriente con transistores nMOS, las cuales per-
mitirán polarizar el amplificador diferencial. Fig. 38, luego se plantean las ecuaciones

X. C B CMOS
Debido a que el BJT tiene mejor transconductancia que gmv
GS h iB
fe
el MOSFET, para los mismos valores de corriente de po- h
ie ip
_
larización en cc, tendrán mejor ganancia. Por otro lado, v
GS iB +
el MOSFET tienen mejor impedancia de entrada, lo que + vp
lo hace ideal para circuitos con entrada de voltaje. La vi =0

combinación de ambas tecnologías con el fin de mejorar

las prestaciones de amplificadores multietapas permite el
nacimiento de los circuitos BiCMOS, los cuales tiene mejo- Fig. 38. Cálculo de Rout .
ras sustanciales en los circuitos para aplicación digital y
análoga.
A. BiCMOS Darlington
ip = −iB (1 + hf e )
Este amplificador se muestra en la Fig. 37a, posee una vp = −iB hie − vGS
alta impedancia de entrada y una gran capacidad de corri-
ente. Para la aplicación tipo seguidor de emisor de la Fig. gm vGS = iB
37b, se determina la ganancia de voltaje, así hie + g1m
vp
Asi resolviendo se tiene Rout = ip = (1+hf e ) .

vo = RL (1 + hf e ) iB (85) B. BiCMOS Cascode

gm vGS = iB (86)
El circuito de la Fig. 39 es un amplificador cascode BiC-
vi = vGS + iB hie + vo (87) MOS, para este caso se tiene una etapa en fuente común
conectada con otra etapa en base común. Note que la base
Reemplazando (86) en (87) se tiene que vi = vGS +
vi −vo es un terminal de polarización. Circuito de alta impedan-
gm vGS hie + vo , entonces vGS = 1+g m hie
, por lo tanto,
cia de entrada y alta impedancia de salida.
reemplazando la corriente en (85) y luego vGS , se tiene
• Análisis en ca
De acuerdo al equivalente de la Fig. 40a, se tiene que
vi − vo ii = 0, luego Rin = viii → ∞. Por otro lado, usando un
vo = RL (1 + hfe ) gm vGS = RL (1 + hf e ) gm
1 + gm hie generador de prueba en la salida se tiene que ip = hf e iB ,
pero como vi = 0, esto implica que gm vGS = 0, así iB +
vo (RL (1 + hf e ) gm ) hf e iB = 0, luego, iB = 0, por lo tanto, Rout = vipp → ∞.
=
vi R (1+h )g
1 + L1+gmfheie m (1 + gm hie ) La ganancia de voltaje se determina de (88).
AMPLIFICADORES MULTIETAPA 13

V v v GS
CC GS1 2
v _ + _
i1 + vi
I 2

vo gmv
V GS 1 gmv
BIAS GS 2
Q
2
vo
2
v Q
i 1

1 1
hfe i B3 h ie hie hfe i B4
hoe hoe
i i
B3 B4
Fig. 39. Amplificador Cascode BiCMOS.

h fe iB h fei B
ii ip Fig. 42. Diferencial BiCMOS en ca.
vi vo
+ iB + iB +
v GS gmv GS RL v gmvGS h ie vp
h ie GS
_ _

gm vGS1 1
(a) (b) vo2 = gm vGS2 − hf e
2 + hf e + hie hoe hoe
Fig. 40. (a) Cascode con carga RL . (b) Determinación de Rout. 2 + 2hf e + hie hoe 1
= vGS2 gm (90)
2 + hf e + hie hoe hoe
Si hf e >> 1, se puede aproximar a
gm vi 1 gm
vo = −hf e iB RL = −hf e RL vo2 ≃ vGS2 gm 2 =− vi (91)
(1 + hf e ) hoe hoe
vo gm
= −hf e RL (88)
vi (1 + hf e ) Se puede realizar el cálculo de la resistencia de salida
considerando el circuito equivalente de la Fig. 38. Se
C. BiCMOS Diferencial observa que al anular las entradas vGS1 = vGS2 , y por
El circuito de la Fig. 41 es un amplificador diferencial LCK gm vGS1 + gm vGS2 = 0, de lo que se concluye que
construido con transistores pMOS con carga activa. Este vGS1 = vGS2 = 0.
será un circuito con muy alta impedancia de entrada y muy
v GS
alta ganancia de voltaje. _
1
vGS
2
_
+ +

gmv gmv
V GS 1 GS
DD 2 ip

I
+
1 1 vp
hfe i B3 h ie h ie hfe i B4
hoe hoe
Q i i
Q 2 v
B3 B4
v 1
i1 i2
vo
2

Fig. 43. Circuito equivalente para cálculo de Rout .

Q3 Q 4

De esta forma
-V ss

vp
ip = hf e iB4 + 1 − gm vGS2
Fig. 41. Amplificador Diferencial BiCMOS. hoe
gm vGS1 = hf e iB3 + iB3 + iB4 + iB4 hie hoe
• Analizando en en ca iB4 hie = iB3 hie
1 Como vGS1 = vGS2 = 0 y iB4 = iB3 = 0 entonces
vo2 = (gm vGS2 − hf e ib4 ) (89)
hoe
1
Considerando que Q3 = Q4 , hie3 = hie4 = hie , Rout =
1 1 1 hoe
hoe3 = hoe4 = hoe , se tiene que iB4 = iB3 , entonces,
2iB4 + hf e iB4 + iB4 hie hoe = gm vGS1 . Despejando la corri- XI. C
g vGS1
ente iB4 = 2+hfme +h ie hoe
. Los circuitos multietapa son sistemas construidos a par-
Dado que vGS1 = −vGS2 , y por la malla de entrada se tir de varios transistores, estos pueden estar acoplados en-
tiene que vi1 − vi2 = vGS2 − vGS1 = −2vGS2 tre sí, ya sea en forma directa o a través de un capacitor.
14

Cuando las etapas son acopladas por capacitor se habla

de circuitos de ca, si son acopladas en forma directa ha-
bitualmente se habla de circuitos en cc (ya que permiten
el paso de componentes en cc y ca). Las configuraciones
multietapa clásicas, el par darlington, el amplificador difer-
encial y el cascode, presentan características propias, alta
impedancia de entrada e incremento de la corriente, alto
RRMC y alta impedancia de salida respectivamente, las
cuales pueden ser mejoradas combinando dichos circuitos
con otros elementos, ya sea para su polarización mediante
fuentes de corriente activas o como carga activa. En los
circuitos basados en tecnología BiCMOS se aprovechan las
mejores características de ambas familias de transistores,
de tal forma de incrementar las prestaciones, en Rin , Rout ,
Av y ancho de banda.

R
[1] Savant, C. Roden, M, Carpenter, G. 1992. Diseño electrónico.
Adisson Wesley Iberoamericana.
[2] Sedra, A. Smith, K. 1998. Microelectronics Circuits. Oxford
Press.