TRABAJO DE ELCTRONICA

PRESENTADO A:

LIC. QUEVIN BARRERA

PRESENTADO POR:

BRAYAN FARID GALAN PARRA

GERMAN ALBERTO HIGUERA CORREDOR

COLEGIO BRAULIO GONZALEZ

YOPAL/CASANARE

23/03/2015
Circuito integrado

Un circuito integrado (CI), también conocido

como chip o microchip, es una estructura de
pequeñas dimensiones de material semiconductor,
de algunos milímetros cuadrados de área, sobre la
que se fabrican circuitos electrónicos generalmente
mediante fotolitografía y que está protegida dentro
de un encapsulado de plástico o cerámica. El
encapsulado posee conductores
metálicos apropiados para hacer conexión entre el
CI y un circuito impreso.

Tecnología TTL

TTL es la sigla en inglés de transistor-transistor logic, es decir, «lógica transistor a transistor». Es

una familia lógica o lo que es lo mismo, una tecnología de construcción de circuitos
electrónicos digitales. En los componentes fabricados con tecnología TTL los elementos de entrada
y salida del dispositivo son transistores bipolares.

Características

Su tensión de alimentación característica se halla comprendida entre los 4,75V y los 5,25V (como
se ve, un rango muy estrecho). Normalmente TTL trabaja con 5V.

Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,0V y 0,8V para el
estado L (bajo) y los 2,4V y Vcc para el estado H (alto).

La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta característica le
hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes
versiones de TTL como FAST, LS, S, etc y últimamente los CMOS: HC, HCT y HCTLS. En algunos
casos puede alcanzar poco más de los 250 MHz.

Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos

adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas).

Historia

Aunque la tecnología TTL tiene su origen en los estudios de Sylvania, fue Signetics la compañía que
la popularizó por su mayor velocidad e inmunidad al ruido que su predecesora DTL, ofrecida
por Fairchild Semiconductor y Texas Instruments, principalmente. Texas Instruments
inmediatamente pasó a fabricar TTL,con su familia 74xx que se convertiría en un estándar de la
industria.

Familias

Los circuitos de tecnología TTL se prefijan normalmente con el número 74 (54 en las series
militares e industriales). A continuación un código de una o varias cifras que representa la familia y
posteriormente uno de 2 a 4 con el modelo del circuito.

Con respecto a las familias cabe distinguir:

TTL: serie estándar.

TTL-L (low power): serie de bajo consumo.

TTL-S (schottky): serie rápida (usa diodos Schottky).

TTL-AS (advanced schottky): versión mejorada de la serie anterior.

TTL-LS (low power schottky): combinación de las tecnologías L y S (es la familia más exte ndida).

TTL-ALS (advanced low power schottky): versión mejorada de la serie LSS.

TTL-F (FAST : fairchild advanced schottky).

TTL-AF (advanced FAST): versión mejorada de la serie F.

TTL-HCT (high speed C-MOS): Serie HC dotada de niveles lógicos compatibles con TTL.

TTL-G (GHz C-MOS): GHz (From lbkj).

Versiones

A la familia inicial 7400, o 74N, pronto se añadió una versión más lenta pero de bajo consumo, la
74L y su contrapartida rápida, la 74H, que tenía la base de los transistores dopada con oro para
producir centros de recombinación y disminuir la vida media de los portadores minoritarios en la
base. Pero el problema de la velocidad proviene de que es una familia saturada, es decir, los
transistores pasan de corte a saturación. Pero un transistor saturado contiene un exceso de carga
en su base que hay que eliminar antes de que comience a cortarse, prolongando su tiempo de
respuesta. El estado de saturación se caracteriza por tener el colector a menos tensión que la
base. Entonces un diodo entre base y colector, desvía el exceso de corriente impidiendo la
introducción de un exceso de cargas en la base. Por su baja tensión directa se utilizan diodos de
barreraSchottky. Así se tienen las familias 74S y 74LS, Schottky y Schottky de baja potencia. Las
74S y 74LS desplazaron por completo las 74L y 74H, debido a su mejor producto retardo·consumo.
Mejoras en el proceso de fabricación condujeron a la reducción del tamaño de los trans istores que
permitió el desarrollo de tres familias nuevas: 74F (FAST: Fairchild Advanced Schottky Technology)
de Fairchild y 74AS (Advanced Schottky) y 74ALS (Advanced Low Power Schottky) de Texas
Instruments. Posteriormente, National Semiconductor redefinió la 74F para el caso de búferes e
interfaces, pasando a ser 74F(r).

Tecnología

La tecnología TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra:

Etapa de entrada por emisor: se utiliza un transistor multiemisor en lugar de la matriz de diodos
de DTL.

Separador de fase: es un transistor conectado en emisor común que produce en su colector y

emisor señales en contrafase.

Driver: está formada por varios transistores, separados en dos grupos. El primero va conectado al
emisor del separador de fase y drenan la corriente para producir el nivel bajo a l a salida. El
segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.

Esta configuración general varía ligeramente entre dispositivos de cada familia, principalmente la
etapa de salida, que depende de si son búferes o no y si son de colector abierto, tres
estados (ThreeState), etc.

Se presentan mayores variaciones entre las distintas familias: 74N, 74L y 74H que difieren
principalmente en el valor de las resistencias de polarización, pero los 74LS (y no 74S) carecen de l
transistor multiemisor característico de TTL. En su lugar llevan una matriz de diodos Schottky
(como DTL). Esto les permite aceptar un margen más amplio de tensiones de entrada, hasta 15V
en algunos dispositivos, para facilitar su interfaz con CMOS.

También es bastante común, en circuitos conectados a buses, colocar un transistor PNP a la

entrada de cada línea para disminuir la corriente de entrada y así cargar menos el bus. Existen
dispositivos de interfaz que integran impedancias de adaptación al bus para disminuir la
reflexiones o aumentar la velocidad.

Emitter-coupled logic

(Redirigido desde «ECL»)

Emitter Coupled Logic (lógica de emisores acoplados) pertenece a la familia de

circuitos MSI implementada con tecnología bipolar; es la más rápida disponible dentro de los
circuitos de tipo MSI.

Historia

Puertas con diseños ECL se han implementado hasta con tubos de vacío, y por supuesto
con transistores discretos. Y la primera familia con diseño ECL, la ECL I, apareció en el año 62 con
las primeras familias de circuitos integrados. Ya en aquella época se trataba de la familia más
rápida (un retardo de propagación típico de 8ns.), y también, era ya, la que más disipaba.
En la actualidad puede parecer que 8 ns es mucho cuando hay circuitos CMOS que con un
consumo muy bajo (sobre todo estático) superan con creces esta prestación, pero en realidad la
tecnología ECL también ha evolucionado tanto en diseño como en fabricación, y en la actualidad
se consiguen retardos netamente inferiores al nanosegundo, con un consumo alto pero no
desorbitado.

Estructura

Circuito típico de una puerta de la familia ECL 10,000 de Motorola.

La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una rama se conecta a una
tensión de referencia, que determina el umbral ALTO / BAJO y la otra rama con n transistores en
paralelo a las nentradas. Del diferencial se pueden obtiener simultáneamente dos salidas con la
salida y la salida negada y muy bajo jitter entre ellas. Estas salidas se llevan, finalmente, a sendos
seguidores de emisor para proporcionar ganancia en corriente y el fan-out adecuado, que en
muchos casos pueden alimentar líneas de 50Ω directamente. Es común la presencia de pines de
alimentación separados para estos últimos transistores ya que, a diferencia del par diferencial, su
corriente varia con la señal si no están los dos transistores conectados a impedancias iguales.
Alimentándolos separadamente se evita que estas variaciones alcancen el par diferencial.

Esta estructura produce simultáneamente la salida OR / NOR:

cualquier entrada a nivel alto provoca que el emisor de
Q5 pase a nivel alto y el de Q6 a nivel alto. Por
comparación, la estructura TTL sólo produce la función NAND.

A diferencia de otras tecnologías (TTL, NMOS, CMOS), la ECL

se alimenta con el positivo (Vcc) conectado a masa, siendo la
alimentación entre 0 y -5,2V, habitualmente. Algunas familias
permiten que VEE sea -5V, para compartir la alimentación con
circuitos TTL.

Familia Lógica ECL.

Muestra los fundamentos, lógica, configuración y ventajas de estos circuitos.

Definición

La familia ECL, Lógica Acoplada en Emisor (emmiter-coupled logic) son unos circuitos integrados
digitales los cuales usan transistores bipolares, pero a diferencia de los TTL en los ECL se evita la
saturación de los transistores, esto da lugar a un incremento en lavelocidad total de conmutación.
La familia ECL opera bajo el principio de la conmutación de corriente, por el cual una corriente de
polarización fija menor que la corriente del colector de saturación es conmutada del colector de
un transistor al otro. Este tipo de configuraciones se les conoce también como la lógica de modo
de corriente (CML; current-mode logic).

Fundamento de las ECL

El funcionamiento de los circuitos ECL se basa en el mismo del amplificador diferencial. Los
transistores no se saturan, la operación normal es en zona activa, lo que constituye una de las
razones que hace que estos circuitos sean los mas veloces de los circuitos integrados digitales.

La configuración de una ECL

Está basada en el amplificador diferencial, denominado así porque su salida es proporcional a la

diferencia entre dos tensiones de entrada V1 y V2. Este circuito se utiliza principalmente en
sistemas analógicos, pero también tiene propiedades digitales, llegando a ser la base
de construcción de la lógica de emisor acoplado o ECL (en algunos casos nos la podemos encontrar
como lógica de modo corriente o CML), como lo muestra el circuito.

Al aumentar el número de entradas, es necesario poner dos seguidores de emisor para igualar
niveles de tensión de entrada y salida.

Si V1 es igual que V2 se tendrá que, por simetría del circuito, las corrientes de los transistores son
iguales. Sin embargo, si V1 sobrepasa a V2 en aproximadamente 0,1 voltio, el transistor T1 estará
en conducción y T2 en corte; e inversamente, si V1 es menor que V2 en 0,1 voltio,
entonces T2conducirá y T1 estará en corte.

La corriente de emisor se mantiene prácticamente constante, y se transfiere o conmuta del

transistor T1 al T2 cuando la tensión V1 varía desde 0,1 V, por encima de la tensión de
referencia V2, hasta 0,1 voltios por debajo de esta tensión. Excepto dentro de un margen muy
estrecho de variación de la tensión de entrada V1, a la salida S sólo puede tener uno de dos
posibles valores y, por tanto, actúa como circuito digital.
Los dos niveles lógicos pueden deducirse fácilmente. Si T2 está en corte, la tensión de salida será
igual a la de alimentación y se estará a nivel lógico 1. Cuando T2 está en conducción, los valores de
las resistencias calculados previamente harán que el transistor se encuentre en su zona activa, es
decir, T2estará en su región activa cuando la unión colector-base esté polarizada inversamente.
Entonces, la tensión de salida será la de alimentación menos la caída de tensión en la resistencia
de colector, obteniendo de esta manera el estado lógico 0.

Puesto que en el amplificador diferencial ningún transistor está dispuesto a llegar a saturación, se
elimina el tiempo de almacenamiento y, por tanto, la lógica ECL se convierte en la más rápida de
las familias lógicas. Podemos conseguir retardos de propagación inferiores a 0,5 nanosegundos por
puerta.

Lógica cableada con circuitos ECL

Al igual que en las otras familias resulta conveniente obtener un nivel adicional de lógica a través
de la unión de varias salidas de compuertas ECL. Cuando dos o mas salidas de estas compuertas se
unen, en el punto de las mismas se realiza la función OR de las salidas unidas.

Ventajas de la familia ECL

Son los circuitos más veloces y pueden alcanzar tiempos de demora de hasta 1ns.

No existen picos de corrientes en los transistores como sucede en la familia lógica TTL.

Se dispone de salidas complementadas, lo que le brinda mayor versatilidad.

El nivel de 1 lógica es prácticamente independiente del factor de carga.

Buen factor de carga N= 15

Desventajas de la familia ECL

Pequeños valores de los márgenes de ruidos.

Altos valores de potencia del orden de 40 mW.

No son compatibles con los circuitos TTL.

Ocupan gran área en los circuitos integrados

Aplicación de las ECL

En la construcción de diferentes tipos de compuertas que requieren de las características de las

ECL.

Famila lógica CMOS

Complementary metal-oxide-semiconductor o CMOS (semiconductor complementario de óxido

metálico) es una de las familias lógicas empleadas en la fabricación de circuitos integrados. Su
principal característica consiste en la utilización conjunta de transistores de tipo pMOS y
tipo nMOSconfigurados de tal forma que, en estado de reposo, el consumo de energía es
únicamente el debido a las corrientes parásitas, colocado obviamente en la placa base.

En la actualidad, la mayoría de los circuitos integrados que se fabrican utilizan la tecnología CMOS.
Esto incluye microprocesadores, memorias,procesadores digitales de señales y muchos otros tipos
de circuitos integrados digitales cuyo consumo es considerablemente bajo.

Drenador (D) conectada a tierra (Vss) (0), el valor 0 no se propaga al surtidor (S) y por lo tanto a la
salida de la puerta lógica. El transistor pMOS, por el contrario, está en estado de conducción y es
el que propaga un '1' (Vdd) a la salida.

Otra de las características importantes de los circuitos CMOS es que son regenerativos: una señal
degradada que acometa una puerta lógica CMOS se verá restaurada a su valor lógico inicial 0 ó 1,
siempre y cuando aún esté dentro de los márgenes de ruido que el circuito pueda tolerar.

Ventajas

La familia lógica tiene una serie de ventajas que la hacen supe rior a otras en la fabricación de
circuitos integrados digitales:

El bajo consumo de potencia estática, gracias a la alta impedancia de entrada de los transistores
de tipo MOSFET y a que, en estado de reposo, un circuito CMOS sólo experimentará corrientes
parásitas. Esto es debido a que en ninguno de los dos estados lógicos existe un camino directo
entre la fuente de alimentación y el terminal de tierra, o lo que es lo mismo, uno de los dos
transistores que forman el inversor CMOS básico se encuentra en la región de corte en estado
estacionario.

Gracias a su carácter regenerativo, los circuitos CMOS son robustos frente a ruido o degradación
de señal debido a la impedancia del metal de interconexión.

Los circuitos CMOS son sencillos de diseñar.

La tecnología de fabricación está muy desarrollada, y es posible conseguir densidades de

integración muy altas a un precio mucho menor que otras tecnologías.

Inconvenientes

Algunos de los inconvenientes son los siguientes:

Debido al carácter capacitivo de los transistores MOSFET, y al hecho de que estos son empleados
por duplicado en parejas nMOS-pMOS, la velocidad de los circuitos CMOS es comparativamente
menor que la de otras familias lógicas.

Son vulnerables a latch-up: Consiste en la existencia de un tiristor parásito en la estructura CMOS

que entra en conducción cuando la salida supera la alimentación. Esto se produce con relativa
facilidad debido a la componente inductiva de la red de alimentación de los circuitos integrados.
El latch-up produce un camino de baja resistencia a la corriente de alimentación que acarrea la
destrucción del dispositivo. Siguiendo las técnicas de diseño adecuadas este riesgo es
prácticamente nulo. Generalmente es suficiente con espaciar contactos de sustrato y pozos de
difusión con suficiente regularidad, para asegurarse de que está sólidamente conectado a masa o
alimentación.

Según se va reduciendo el tamaño de los transistores, las corrientes parásitas empiezan a ser
comparables a las corrientes dinámicas (debidas a la conmutación de los dispositivos).

La tecnología CMOS fue desarrollada por Wanlass y Sah,1 de Fairchild Semiconductor, a principios
de los años 60. Sin embargo, su introducción comercial se debe a RCA, con su famosa familia lógica
CD4000.

Posteriormente, la introducción de un búfer y mejoras en el proceso de oxidación local condujeron

a la introducción de la serie 4000B, de gran éxito debido a su bajo consumo (prácticamente cero,
en condiciones estáticas) y gran margen de alimentación (de 3 a 18 V).

RCA también fabricó LSI en esta tecnología, como su familia COSMAC de amplia aceptación en
determinados sectores, a pesar de ser un producto caro, debido a la mayor dificultad de
fabricación frente a dispositivos NMOS.

Pero su talón de Aquiles consistía en su reducida velocidad. Cuando se aumenta la frecuencia de

reloj, su consumo sube proporcionalmente, haciéndose mayor que el de otras tecnologías. Esto se
debe a dos factores:

La capacidad MOS, intrínseca a los transistores MOS

La utilización de MOS de canal P, más lentos que los de canal N, por ser la movilidad de
los huecos menor que la de los electrones.

El otro factor negativo era la complejidad que conlleva el fabricar los dos tipos de transistores, que
obliga a utilizar un mayor número de máscaras.

Por estos motivos, a comienzos de los 80, algunos autores pronosticaban el final de la tecnología
CMOS, que sería sustituida por la novedosa I2L, entonces prometedora.

Esta fue la situación durante una década, para, en los ochenta, cambia el escenario rápidamente:

Por un lado, las mejoras en los materiales, técnicas de litografía y fabricación, permitían reducir el
tamaño de los transistores, con lo que la capacidad MOS resultaba cada vez menor.
Por otro, la integración de dispositivos cada vez más complejos obligaba a la introducción de un
mayor número de máscaras para asegurar el aislamiento entre transistores, de modo que no era
más difícil la fabricación de CMOS que de NMOS.

En este momento empezó un eclosión de memorias CMOS, pasando de 256x4 bits de la 5101 a
2kx8 de la 6116 y 8Kx8 en la 6264, superando, tanto en capacidad como consumo reducido y
velocidad a sus contrapartidas NMOS. También los microprocesadores, NMOS hasta la fecha,
comenzaron a aparecer en versiones CMOS (80C85, 80C88, 65C02, etc.).

Y aparecieron nuevas familias lógicas, HC y HCT en competencia directa con la TTL-LS, dominadora
del sector digital hasta el momento.

Los transistores MOS también se emplean en circuitos analógicos, debido a dos características
importantes:

Alta impedancia de entrada

condensador, por lo que no existe corriente de polarización. Un transistor, para que pueda
funcionar, necesita tensión de polarización.

Baja resistencia de canal

Un MOS saturado se comporta como una resistencia cuyo valor depende de la superficie del
transistor. Es decir, que si se le piden corrientes reducidas, la caída de tensión en el transistor llega
a ser muy reducida.

Estas características posibilitan la fabricación de amplificadores operacionales "Rail-to-Rail", en los

que el margen de la tensión de salida abarca desde la alimentación negativa a la positiva. También
es útil en el diseño de reguladores de tensión lineales y fuentes conmutadas.

Se emplean circuitos mixtos bipolar y CMOS tanto en circuitos analógicos como digitales, en un
intento de aprovechar lo mejor de ambas tecnologías. En el ámbito analógico destaca la tecnología
BiCMOS, que permite mantener la velocidad y precisión de los circuitos bipolares, pero con la alta
impedancia de entrada y márgenes de tensión CMOS. En cuanto a las familias digitales, la idea es
cortar las líneas de corriente entre alimentación y masa de un circuito bipolar, colocando
transistores MOS. Esto debido a que un transistor bipolar se controla por corriente, mientras que
uno MOS, por tensión.

La relevancia de estos inconvenientes es muy baja en el diseño microelectrónico actual.

Hay tres problemas principales relacionados con la tecnología CMOS, aunque no son exclusivos de
ella:

Sensibilidad a las cargas estáticas

Históricamente, este problema se ha resuelto mediante protecciones en las entradas del circuito.
Pueden ser diodos en inversa conectados a masa y a la alimentación, que, además de proteger el
dispositivo, reducen los transitorios o zener conectados a masa. Este último método permite
quitar la alimentación de un sólo dispositivo.

Latch-up

Consiste en la existencia de un tiristor parásito en la estructura cmos que se dispara cuando la

salida supera la alimentación. Esto se produce con relativa facilidad cuando
existen transitorios por usar líneas largas mal adaptadas, excesiva impedancia en la alimentación o
alimentación mal desacoplada. El Latch-Up produce un camino de baja resistencia a la corriente de
alimentación, de modo que, si no se ha previsto, acarrea la destrucción del dispositivo. Las últimas
tecnologías se anuncian como inmunes al latch-up.

Resistencia a la radiación

El comportamiento de la estructura MOS es sumamente sensible a la existencia de cargas

atrapadas en el óxido. Una partícula alfa o beta que atraviese un chip CMOS puede dejar cargas a
su paso, cambiando la tensión umbral de los transistores y deteriorando o inutilizando el
dispositivo. Por ello existen circuitos "endurecidos" (Hardened), fabricados habitualmente en
silicio sobre aislante (SOI).

Características de las series CMOS

Existen varias series en la familia CMOS de circuitos integrados digitales, estudiaremos las
principales características de cada una.

·) Series 4000/14000

Las primeras series CMOS fueron la serie 4000, que fue introducida por RCA y la serie14000 por
Motorola. La serie original es la 4000A; la 4000B representa mejora con respecto a la primera y
tiene mayor capacidad de corriente en sus salidas. A pesar de la aparición de la nueva serie CMOS,
las series 4000 siguen teniendo uso muy difundido. La serie 4000A es la línea más usada de
Circuitos Integrados digitales CMOS, contiene algunas funciones disponibles en la serie TTL 7400 y
está en expansión constante. Algunas características más importantes de esta familia lógica son:

a) La disipación de potencia de estado estático de los circuitos lógicos CMOS es muy baja.

b) Los niveles lógicos de voltaje CMOS son 0 V para 0 lógico y VDD para 1 lógico. El suministro VDD
puede estar en el rango 3 V a 15 V para la serie 4000. La velocidad de conmutación de la familia
CMOS 4000A varía con el voltaje de la fuente.(consultar el apartado de l os niveles de voltaje).

c) Todas las entradas CMOS deben estar conectadas a algún nivel de voltaje.
·) Serie 74C

Esta serie CMOS su característica principal es que es compatible terminal por terminal
y función por función, con los dispositivos TTL que tienen el mismo número (muchas de las
funciones TTL, aunque no todas, también se encuentran en esta serie CMOS). Esto hace posible
remplazar algunos circuitos TTL por un diseño equivalente CMOS. Por ejemplo, 74C74 contiene
dos flip-flops tipo D disparados por flanco y tiene la misma configuración de terminales que el CI
TTL 7474, que también ofrece dos flipflops tipo D disparados por flanco. El resto de las
características son iguales a la serie 74C.

Las series HC/ HCT tienen como característica principal su alta velocidad.

·) Serie 74HC (CMOS de alta velocidad)

Esta es una versión mejor de la serie 74C. La principal mejora radica en un aumento de diez veces
en la velocidad de conmutación (comparable con la de los dispositivos de la serie 74LS de TIL).
Otra mejora es una mayor capacidad de corriente en las salidas. La serie 74HC son los CMOS de
alta velocidad, tienen un aumento de 10 veces la velocidad de conmutación. La serie 74HCT es
también de alta velocidad, y también es compatible en lo que respecta a los voltajes con los
dispositivos TTL.

·) Serie 74HCT

Esta serie también es una serie CMOS de alta velocidad, y está diseñada para ser compatible en lo
que respecta a los voltajes con los dispositivos TTL, es decir, las entradas pueden provenir de
salidas TTL (esto no es cierto para las demás series CMOS.)

Características comunes a todos los dispositivos CMOS

Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de alimentación sea de
5 V para que una sola fuente de alimentación de 5 V proporcione VDD para los dispositivos CMOS
y VCC para los TTL. Si los dispositivos CMOS funcionan con un voltaje superior a 5V para trabajar
junto con TTL se deben de tomar medidas especiales.

NMOS

El NMOS (Negative-channel Metal-Oxide Semiconductor) es un tipo de semiconductor que

se carga negativamente de modo que los transistores se enciendan o apaguen con el movimiento
de los electrones. En contraste, los PMOS (Positive-channel MOS) funcionan moviendo las
valencias de electrones. El NMOS es más veloz que el PMOS, pero también es más costosa su
fabricación. Actualmente es el tipo de tecnología que más se usa en la fabricación de circuitos
integrados.

Lógica PMOS
De tipo P lógica de metal-óxido-semiconductor utiliza metal-oxide-semiconductor p-
canal transistores de efecto de campo (MOSFET) para
implementar puertas lógicas y otros circuitos digitales . Transistores
PMOS operan mediante la creación de una capa de inversiónen una de
tipo n cuerpo transistor. Esta capa de inversión, llamado el canal p,
puede realizar agujeros entre tipo p terminales "drenaje" de "origen"
y.

El canal p se crea mediante la aplicación de tensión a la tercera terminal, llama la puerta. Al igual
que otros MOSFET, transistores PMOS tienen cuatro modos de funcionamiento:-off cortar (o
subliminales), triodo, la saturación (a veces llamada activa), y la saturación de la velocidad.

Los MOSFETs de tipo p están dispuestos en una denominada "red de pull -up" (PUN) entre la salida
de la puerta lógica y la tensión de alimentación positiva, mientras que una resistencia se coloca
entre la salida de la puerta lógica y la tensión de alimentación negativa. El circuito está diseñado
de tal manera que si la salida deseada es alta, entonces el PUN estará activo, creando un camino
de corriente entre el suministro positivo y la salida.

Mientras la lógica PMOS es fácil de diseñar y fabricar (a MOSFET puede ser hecho para operar
como una resistencia, por lo que todo el circuito se puede hacer con PMOS FETs), tiene algunos
inconvenientes también. El peor problema es que hay una corriente directa (DC) a través de una
puerta lógica PMOS cuando el PUN está activo, es decir, siempre que la salida es alta, lo que
conduce a la disipación de potencia estática incluso cuando el circuito se encuentra inactivo.

Además, los circuitos PMOS son lentos a la transición de alta a baja. Cuando la transición de menor
a mayor, los transistores proporcionan baja resistencia, y la carga capacitiva en la salida se
acumula muy rápidamente (similar a cargar un condensador a través de una resistencia muy
baja). Pero la resistencia entre la salida y el carril negativo de alimentación es mucho mayor, por lo
que la transición de alto a bajo tarda más tiempo (similar a la descarga de un condensador a través
de una alta resistencia). El uso de un resistor de valor inferior se acelerará el proceso sino que
también aumenta la disipación de energía estática.

Además, los niveles lógicos de entrada asimétricos hacen circuitos PMOS susceptibles al ruido.

Aunque en un principio más fácil de fabricar, la lógica PMOS tarde fue suplantada por la lógica
NMOS porque NMOS es más rápido que PMOS. Fabricación moderna utilizaCMOS , que utiliza
ambos PMOS y NMOS transistores juntos. Lógica CMOS estático aprovecha las ventajas de ambos
mediante el uso de NMOS y PMOS juntos en la oblea.
BiCMOS

BiCMOS (contracción de Bipolar-CMOS) es el nombre de una tecnología de fabricación de circuitos

integrados que combina las ventajas de las tecnologías bipolar y CMOSintegrándolas juntas en un
mismo wafer.

Se usa en analógica para la fabricación de amplificadores y en digital para algunos componentes

discretos.

Historia

Hasta hace poco la integración de transistores MOS y bipolares en un mi smo componente era
difícil y poco viable económicamente. Por esta razón la mayor parte de los circuitos integrados
elegían usar una u otra tecnología en función de los criterios de diseño. Los transistores bipolares
ofrecían alta velocidad, alta ganancia y baja resistencia de salida mientras que los CMOS
presentaban alta resistencia de entrada que se traducía en puertas lógicas sencillas y de bajo
consumo.

A finales de los 90 las técnicas modernas de fabricación empezaron a hacer posible los circuitos
BiCMOS. Esta tecnología fue rápidamente adoptada en la fabricación de amplificadores y mostró
así mismo algunas ventajas en circuitos digitales. Si bien no se ha aún alcanzado el alto ni vel de
integración permitido por la tecnología CMOS, lo que restringe el uso de la BiCMOS en circuitos
lógicos a escalas de baja y media integración.

Ventajas

Consideremos como ejemplo de circuito BiCMOS un amplificador de dos etapas (la primera con un
transistor MOS y la segunda con un BJT). Está claro que la primera etapa aporta una elevada
impedancia de entrada y la segunda una baja resistencia de salida. Pero además para
determinadas configuraciones, sobre todo en cascada, presenta también la característica de una
baja capacitancia (casi tanto como en el caso de un sólo BJT). Lo que se traduce en amplificadores
con un alto ancho de banda y circuitos lógicos con alta velocidad de conmutación.

Desventajas

El principal inconveniente de esta tecnología reside en ajustar por separado las características de
los componentes BJT y MOS. Esto aumenta el número de etapas del proceso de fabricación y en
consecuencia su coste.

Adicionalmente, si atendemos a criterios de rendimiento la tecnología BiCMOS nunca puede

ofrecer los bajos niveles de consumo de la tecnología CMOS.

sobre todo es desconfiguran o en los peores casos explotan con la estatica del cuerpo humano, se
deben usan protección anti-estatica.