Está en la página 1de 19

REPÚBLICA BOLIVARIANA DE VENEZUELA

MINISTERIO DEL PODER POPULAR PARA LA


EDUCACIÓN SUPERIOR
UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
“ANTONIO JOSE DE SUCRE”
VICE – RECTORADO “LUIS CABALLERO MEJÍAS”
SISTEMAS ELECTRONICOS II

Profesor: Francisco Ledo Alumnos:

Miguel Sanchez Exp: 2012203119


Jorge Gallardo Exp 9920525

Caracas, Febrero Del 2019


Introducción

Debido al alto crecimiento y avance tecnológico La elección de una familia


lógica para un nuevo diseño con tecnologías que cambian rápidamente puede ser
una tarea compleja. Hay muchas opciones, es fácil subestimar o sobreestimar una
aplicación con capacidades inadecuadas o excesivas. Elegir la familia que se
ajusta a nuestras necesidades puede ahorrar futuros Problemas. Lo primero es
una revisión detallada de las hojas de datos de un distribuidor dado a que los
diseñadores de circuitos integrados solucionan los problemas que se plantean en
la integración, esencialmente, con el uso de transistores.
Esto determina las tecnologías de integración que, actualmente, existen y
se deben a dos tipos de transistores que toleran dicha integración: los bipolares y
los CMOS y sus variantes.
A) Tecnología ECL: Lógica Acoplada en Emisor son unos circuitos integrados
digitales los cuales usan transistores bipolares.
B) Tecnología TTL: Lógica de Transistor a Transistor. Esta tecnología, hace uso
de resistencias, diodos y transistores bipolares para obtener funciones lógicas
estándar.
C) Tecnología CMOS: Lógica MOS Complementaria. Esta tecnología, hace uso
básicamente de transistores de efecto de campo NMOS Y PMOS.
La lógica CMOS ha emprendido un crecimiento constante en el área de la
MSI, principalmente a expensas de la TTL, con la que compite directamente. El
proceso de fabricación de CMOS es más simple que el TTL y tiene una mayor
densidad de integración, lo que permite que se tengan más circuitos en un área
determinada de sustrato y reduce el costo por función. La gran ventaja de los
CMOS es que utilizan solamente una fracción de la potencia que se necesita para
la serie TTL de baja potencia (74L00), adaptándose de una forma ideal a
aplicaciones que utilizan la potencia de una batería o con soporte en una batería.
El inconveniente de la familia CMOS es que es más lenta que la familia TTL,
aunque la nueva serie CMOS de alta velocidad “HCMOS” (SERIES HC y HCT),
que vio la luz en 1983, puede competir con las series bipolares avanzadas en
cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con las
series 74 y 74LS.
El primer fabricante que produjo lógica CMOS, denominó a estos circuitos
integrados como la serie 4000 (4000, 4001, etc.) y este sistema de numeración fue
adoptado por otros fabricantes. Algunos fabricantes han producido una amplia
gama de componentes CMOS siguiendo las funciones y asignación de pines de
Las familias TTL 74XX. Éstos reciben números de serie como 74CXX, 74HCXX,
74HCTXX, 74ACXX o 74ACTXX, en los cuales la “C” significa CMOS, la “A” indica
que son dispositivos avanzados y la “T” indica que estos dispositivos son
compatibles con los de las familias TTL (trabajan con los niveles lógicos y de
alimentación TTL).
En nuestro estudio de estas tres familias lógicas indagaremos primero en
los conceptos básicos de cada uno resaltando sus diferentes características,
composición, usos, ventajas y desventajas para posteriormente, establecer una
relación entre cada una de ellas (ECL, TTL y CMOS).
Familia Lógica ECL (emmiter-coupled logic)

La familia ECL, Lógica Acoplada en Emisor (emmiter-coupled logic) son


unos circuitos integrados digitales los cuales usan transistores bipolares, pero a
diferencia de los TTL en los ECL se evita la saturación de los transistores, esto da
lugar a un incremento en la velocidad total de conmutación. La familia ECL opera
bajo el principio de la conmutación de corriente, por el cual una corriente de
polarización fija menor que la corriente del colector de saturación es conmutada
del colector de un transistor al otro. Este tipo de configuraciones se les conoce
también como la lógica de modo de corriente (CML; current-mode logic).

Fundamento de las ECL

El funcionamiento de los circuitos ECL se basa en el mismo del amplificador


diferencial. Los transistores no se saturan, la operación normal es en zona activa,
lo que constituye una de las razones que hace que estos circuitos sean los más
veloces de los circuitos integrados digitales.

La configuración de una ECL

Está basada en el amplificador diferencial, denominado así porque su salida


es proporcional a la diferencia entre dos tensiones de entrada V1 y V2. Este
circuito se utiliza principalmente en sistemas analógicos, pero también tiene
propiedades digitales, llegando a ser la base de construcción de la lógica de
emisor acoplado o ECL (en algunos casos nos la podemos encontrar como lógica
de modo corriente o CML), como lo muestra el circuito.

Al aumentar el número de entradas, es necesario poner dos seguidores de


emisor para igualar niveles de tensión de entrada y salida.

Si V1 es igual que V2 se tendrá que, por simetría del circuito, las corrientes
de los transistores son iguales. Sin embargo, si V1 sobrepasa a V2 en
aproximadamente 0,1 voltio, el transistor T1 estará en conducción y T2 en corte; e
inversamente, si V1 es menor que V2 en 0,1 voltio, entonces T2 conducirá y T1
estará en corte.

La corriente de emisor se mantiene prácticamente constante, y se transfiere


o conmuta del transistor T1 al T2 cuando la tensión V1 varía desde 0,1 V, por
encima de la tensión de referencia V2, hasta 0,1 voltios por debajo de esta
tensión. Excepto dentro de un margen muy estrecho de variación de la tensión de
entrada V1, a la salida S sólo puede tener uno de dos posibles valores y, por
tanto, actúa como circuito digital.

Los dos niveles lógicos pueden deducirse fácilmente. Si T2 está en corte, la


tensión de salida será igual a la de alimentación y se estará a nivel lógico 1.
Cuando T2 está en conducción, los valores de las resistencias calculados
previamente harán que el transistor se encuentre en su zona activa, es decir, T2
estará en su región activa cuando la unión colector-base esté polarizada
inversamente. Entonces, la tensión de salida será la de alimentación menos la
caída de tensión en la resistencia de colector, obteniendo de esta manera el
estado lógico 0.

Puesto que en el amplificador diferencial ningún transistor está dispuesto a


llegar a saturación, se elimina el tiempo de almacenamiento y, por tanto, la lógica
ECL se convierte en la más rápida de las familias lógicas. Podemos conseguir
retardos de propagación inferiores a 0,5 nanosegundos por puerta.

Lógica cableada con circuitos ECL

Al igual que en las otras familias resulta conveniente obtener un nivel


adicional de lógica a través de la unión de varias salidas de compuertas ECL.
Cuando dos o más salidas de estas compuertas se unen, en el punto de las
mismas se realiza la función OR de las salidas unidas.

Ventajas de la familia ECL

 Son los circuitos más veloces y pueden alcanzar tiempos de demora de


hasta 1ns.
 No existen picos de corrientes en los transistores como sucede en la familia
lógica TTL.
 Se dispone de salidas complementadas, lo que le brinda mayor versatilidad.
 El nivel de 1 lógica es prácticamente independiente del factor de carga.
 Buen factor de carga N= 15

Desventajas de la familia ECL

 Pequeños valores de los márgenes de ruidos.


 Altos valores de potencia del orden de 40 mW.
 No son compatibles con los circuitos TTL.
 Ocupan gran área en los circuitos integrados

Aplicación de las ECL

En la construcción de diferentes tipos de compuertas que requieren de las


características de las ECL.

Ejemplos de Tecnología ECL:


Ejemplo 1

Puerta OR/NOR de dos entradas y su representación esquemática, en una familia ECL

Fuente: https://www.ecured.cu/Familia_Logica_ECL

Ejemplo 2

Fuente: http://electronica.li2.uchile.cl/new/?pag=documentacion/familiaslogicas
Tecnología TTL (transistor-transistor logic, lógica transistor a transistor)

Tecnología TTL. Las siglas en inglés significan transistor-transistor logic


(lógica transistor a transistor). Tecnología de construcción de circuitos integrados
electrónicos digitales basada en el uso de transistores bipolares, es característico
el uso de transistores multiemisores. TTL sucedió a las tecnologías RTL (lógica
resistencia-transistor) y DTL (lógica diodo-transistor).

Descripción

La familia TTL tuvo su origen en los estudios de Sylvania, pero fue Texas
Instruments quien la insertó en el mercado con la fabricación de la serie 74xx, de
mayor velocidad y mejor relación señal-ruido, convirtiéndose esta serie en el
estándar de la familia. Aunque estos componentes actualmente son utilizados, su
mayor empleo ocurrió en las décadas de 1960 y 1970.

La familia original 74XX ya obsoleta dio lugar a varias subfamilias,


buscando mejoras en el funcionamiento y compatibilidad con otros componentes.
A qué subfamilia pertenece el componente, se indica en el centro de su nombre
con una o varias letras después del número 74/54. Ejemplo 74LS00.

El significado completo del nombre de los componentes pertenecientes a la


serie 74xx es el siguiente:

 Prefijo. SN, HD, MM, DM, indican el fabricante, Texas Instruments,


Motorola, ON Semiconductor, Hitachi Semiconductor, Fairchild
Semiconductor, Renesas, etc.
 El número 74/54, indica que es de uso comercial para el 74 y de diseño
militar para 54. La diferencia radica en la temperatura de trabajo y en los
niveles mínimo y máximo de la tensión de alimentación 5 volts típica.
 Las letras que siguen al número 74/54 indican la subfamilia, L, H, S, LS,
AS, ALS, F.
 El número después de las letras de la subfamilia, indica el componente en
sí (inversores, compuertas, contadores, registros, etc.). Si dos o más
subfamilias tienen componentes con el mismo número significa que la
función del componente es la misma.
 El sufijo (últimas letras) de tenerlo indica el encapsulado (P,J,N,D).
Respondiendo a exigencias aún mayores la serie 74xx incorporó
componentes fabricados con tecnología CMOS (transistores complementarios
MOS), dentro de estas subfamilias tenemos:

 C: CMOS 4–15 V
 HC: Alta velocidad CMOS
 HCT: Alta velocidad, lógica compatible con los niveles bipolares.
 AC: Advanced CMOS.
 ACQ: Advanced CMOS with Quiet outputs.
 FC: Fast CMOS
 AHC: CMOS de alta velocidad avanzada.
 ALVC: bajo voltaje 1.8–3.3 V

Características generales

 Tensión de alimentación: 5 V típica, con rango entre los 4,75V y los 5,25V
para la 74 y 4,5 V a 5,5 V para la 54.
 Lógica positiva: el “1”lógico es de mayor tensión que el “0” lógico.
 Rango de temperatura: de 0 °C a 70 °C para la serie 74 y de -55º a 125 °C
para la 54.
 Niveles de tensión de entrada para el “0” lógico (VIL): entre 0V y 0,8V.
 Niveles de tensión de entrada para el “1” lógico (VIH): entre 2,4V y VCC
 Velocidad de transmisión entre los estados lógicos: alrededor de 400 Mhz.

Subfamilias

 Sin letras: estándar, obsoleta.


 L: (low power) bajo consumo de energía
 S: (Schottky) subfamilia de alta velocidad (usa diodos Schottky).
 AS: (advanced schottky) versión mejorada de la subfamilia anterior.
 LS : (low power schottky) combinación de las tecnologías L y S (es la
subfamilia más utilizada).
 ALS : (advanced low power schottky) versión mejorada de la serie LS.
 F: (FAST, fairchild advanced schottky).
 AF (advanced FAST): versión mejorada de la subfamilia F.
Aplicaciones

 Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y


otros.
 Memorias
 Circuitos digitales, entre ellos, contadores, compuertas, biestables, registros
de desplazamiento, etc.
 PAL (arreglo lógico programable), para diseñar matrices decodificadoras.

Ejemplo de Compuerta TTL

Ejemplo 1, Dispositivo Físico TTL

Circuito integrado de la subfamilia 74LS

Fuente: https://www.ecured.cu/Archivo:Ttll.jpg

Ejemplo 2, Circuito Eléctrico

Fuente: http://electronica.li2.uchile.cl/new/?pag=documentacion/familiaslogicas
Familia Lógica CMOS (semiconductor complementario de óxido metálico o
complementary metal-oxide-semiconductor)

El término complementario se refiere a la utilización de dos tipos de


transistores en el circuito de salida, en una configuración similar a la tótem-pole de
la familia TTL. Se usan conjuntamente MOSFET (MOS Field-Effect transistor,
transistor de efecto campo MOS) de canal n (NMOS) y de canal p (PMOS) en el
mismo circuito, para obtener varias ventajas sobre las familias P-MOS y N-MOS.
La tecnología CMOS es ahora la dominante debido a que es más rápida y
consume aún menos potencia que las otras familias MOS. Estas ventajas son
opacadas un poco por la elevada complejidad del proceso de fabricación del CI y
una menor densidad de integración. De este modo, los CMOS todavía no pueden
competir con MOS en aplicaciones que requieren lo último en LSI.

Características de la familia CMOS

Factor de carga

Al igual que N-MOS y P-MOS, los CMOS tienen una resistencia de entrada
extremadamente grande (10*12Ω) que casi no consume corriente de la fuente de
señales, cada entrada CMOS representa comúnmente una carga a tierra de 5 pF.
Debido a su capacitancia de entrada se limita el número de entradas CMOS que
se pueden manejar con una sola salida CMOS. Así pues, el factor de carga de
CMOS depende del máximo retardo permisible en la propagación. Comúnmente
este factor de carga es de 50 para bajas frecuencias (<1 MHz). Por supuesto para
altas frecuencias, el factor de carga disminuye. La salida CMOS tiene que cargar y
descargar la combinación en paralelo de cada capacitancia de entrada, de manera
que el tiempo de conmutación de salida aumente en proporción al número de
cargas conducidas, cada carga CMOS aumenta el retardo en la conducción de la
propagación del circuito por 3 ns. Así podemos llegar a la conclusión de que el
factor de carga de CMOS depende del máximo retardo permisible en la
propagación.

Velocidad de conmutación

Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias
de carga relativamente grandes, su velocidad de conmutación es más rápida
debido a su baja resistencia de salida en cada estado. Recordemos que una salida
N-MOS tiene que cargar la capacitancia de carga a través de una resistencia
relativamente grande (100 k Ω). En el circuito CMOS, la resistencia de salida en el
estado ALTO es el valor RON del P-MOSFET, el cual es generalmente de 1 k Ω o
menor. Esto permite una carga más rápida de la capacitancia de carga. Los
valores de velocidad de conmutación dependen del voltaje de alimentación que se
emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo de
propagación es de 50 ns para VDD = 5 V y 25ns para VDD = 10 V. Como
podemos ver, mientras VDD sea mayor podemos operar en frecuencias más
elevadas. Por supuesto, mientras más grande sea VDD se producirá una mayor
disipación de potencia. Una compuerta NAND de las series 74HC o 7411CT tiene
un tpd promedio alrededor de 8 ns cuando funciona con un VDD = 5V. Esta
velocidad es comparable con la de la serie 74LS.

Disipación de potencia

En la siguiente gráfica, podemos observar como la disipación de potencia


en función de la frecuencia de una compuerta TTL es constante dentro del rango
de operación. En cambio, en la compuerta CMOS depende de la frecuencia.

La disipación de potencia de un CI CMOS será muy baja mientras esté en


una condición dc. Desafortunadamente, PD siempre crecerá en proporción a la
frecuencia en la cual los circuitos cambian de estado. Cada vez que una salida
CMOS pasa de BAJO a ALTO, tiene que suministrarse una corriente de carga con
oscilación momentánea a la capacitancia de carga. Esta capacitancia consta de
las capacitancias de entrada de las cargas combinadas que se conducen y de la
capacitancia de salida propia del dispositivo. Estas breves espigas de corriente
son suministradas por VDD y pueden tener una amplitud regular de 5 mA y una
duración de 20 a 30 ns. Es obvio, que cuando la frecuencia de conmutación
aumente, habrá más de estas espigas de corriente por segundo y el consumo de
corriente promedio de VDD aumentará. De este modo, en frecuencias más altas,
CMOS comienza a perder algunas de sus ventajas sobre otras familias lógicas.
Como regla general, una compuerta CMOS tendrá el mismo PD en promedio que
una compuerta 74LS en frecuencias alrededor de cerca dc 2 a 3 MHz. Para CI
MSI, la situación es más compleja que la que se expresa aquí y un diseñador
lógico debe realizar un análisis detallado para determinar si el CMOS tiene o no
una ventaja en cuanto a la disipación de potencia en cierta frecuencia de
operación.

Voltaje de alimentación

Los circuitos bipolares TTL requieren una alimentación de ?? Voltios,


tolerando sólo una pequeña desviación. Los circuitos CMOS en cambio, permiten
un rango de alimentación mayor, de +2 a +6 volts para las series HC y AC, y de +3
a +15 volts para las series 4000 y 74CXX. Sin embargo, existen dos series CMOS,
la HCT y la ACT, que han sido diseñadas para ser compatibles con los circuitos
TTL y por lo tanto requieren una alimentación de +5 volts.
Niveles de entrada

Cuando una entrada TTL está en estado L(bajo) , entrega corriente al


circuito que le está generando la Señal L (típicamente 0,25 mA para la serie LS).
Esto debe ser considerado cuando se alimentan compuertas TTL con otro tipo de
circuitos. Contrariamente, en un circuito CMOS no existe corriente de entrada. El
umbral de entrada necesario en una compuerta TTL para provocar un cambio en
la salida es de alrededor de dos caídas de voltaje de un diodo (aproximadamente
0,3 volts). Sin embargo, en la mayor parte de las familias CMOS, este umbral es
de alrededor de media fuente de alimentación, con una dispersión considerable,
típicamente de entre 1/3 y 2/3 de la fuente de poder. Las familias HCT y ACT,
compatibles con los TTL, han sido diseñadas para tener un umbral de entrada
bajo, similar a los TTL. Como vimos, esto se debe a que en los circuitos TTL la
salida H (alto) no llega a +5 volts. Las entradas CMOS son susceptibles a daño
permanente producto de la electricidad estática durante su manipulación. Las
entradas no utilizadas deben ser conectadas a H o L a según corresponda.

Diferencias entre las familias CMOS y TTL

Las diferencias más importantes entre ambas familias son: a) En la


fabricación de los circuitos integrados se usan transistores bipolares par el TTL y
transistores MOSFET para la tecnología CMOS b) Los CMOS requieren de mucho
menos espacio (área en el CI) debido a lo compacto de los transistores MOSFET.
Además debido a su alta densidad de integración, los CMOS están superando a
los CI bipolares en el área de integración a gran escala, en LSI - memorias
grandes, CI de calculadora, microprocesadores-, así como VLSI. c) Los circuitos
integrados CMOS es de menor consumo de potencia que los TTL. d) Los CMOS
son más lentos en cuanto a velocidad de operación que los TTL. e) Los CMOS
tienen una mayor inmunidad al ruido que los TTL. f) Los CMOS presenta un mayor
intervalo de voltaje y un factor de carga más elevado que los TTL. En resumen
podemos decir que: TTL: diseñada para una alta velocidad. CMOS: diseñada para
un bajo consumo. Actualmente dentro de estas dos familias se han creado otras,
que intentan conseguir lo mejor de ambas: un bajo consumo y una alta velocidad.
La familia lógica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia
nació como un intento de conseguir la rapidez de TTL y el bajo consumo de
CMOS, pero en raras ocasiones es empleada.

Ventajas de CMOS sobre las TTL

La lógica CMOS ha emprendido un crecimiento constante en el área de la


MSI, principalmente a expensas de la TTL, con la que compite directamente. El
proceso de fabricación de CMOS es más simple que el TTL y tiene una mayor
densidad de integración, lo que permite que se tengan más circuitos en un área
determinada de sustrato y reduce el costo por función. La gran ventaja de los
CMOS es que utilizan solamente una fracción de la potencia que se necesita para
la serie TTL de baja potencia (74L00), adaptándose de una forma ideal a
aplicaciones que utilizan la potencia de una batería o con soporte en una batería.
El inconveniente de la familia CMOS es que es más lenta que la familia TTL,
aunque la nueva serie CMOS de alta velocidad "HCMOS" (SERIES HC y HCT),
que vio la luz en 1983, puede competir con las series bipolares avanzadas en
cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con las
series 74 y 74LS.

Fuente: https://www.ecured.cu/Compuertas_CMOS_o_MOS_Complementarias
Ejemplos de la Familia CMOS:
Ejemplo 1, Dispositivo Físico CMOS

Fuente: http://definicionyque.es/cmos/

Ejemplo 2, Diagrama Eléctrico CMOS


Fuente: http://electronica.li2.uchile.cl/new/?pag=documentacion/familiaslogicas

Comparación de las Familias

La siguiente Tabla compara algunas características de varias familias


lógicas populares disponibles en el mercado actual. Las secciones siguientes
entregan explicaciones breves de los distintos parámetros (basadas en las
Familias Lógicas de MOTOROLA).

Familias Lógicas
Parámetro Comercial TTL CMOS ECL
Típico ECL
(0°Ca +70°C) E-
LS ALS ABT FAST MG HC FACT LVC LCX 10H 100K in
Lite
PS(3)
Velocidad
Retardo de Propagación
por Compuerta (ns) 9 7 2.7 3 65 8 5 3.3 3.5 1 0.75 0.33 0.22

Taza de Cambio Flip-Flop 33 45 200 125 4 45 160 200 200 330 400 1,000 2800
(MHz)

Taza de Bordes de Salida 6 3 3 2 50 4 2 3.7 3.6 1 0.7 0.5 0.25


(ns)

Consumo de Potencia
por Compuerta (mW)
En reposo 1E-
5 1.2 0.005 12.5 0.0006 0.003 0.0001 0.003 25 50 25 73
04
Activo (1 MHz)
5 1.2 1.0 12.5 0.04 0.6 0.6 0.8 25 50 25 73
0.3
Voltaje de Alimentación
(V) +4.5 +4.5 +4.5 +4.5 +3 +2 +1.2 +2 +2 -4.5 -4.2 -4.2 -4.2
a a a a a a a a a a a a a
+5.5 +5.5 +5.5 +5.5 +18 +6 +3.6 +3.6 +6 -5.5 -4.8 -5.5 -5.5

Corriente de Salida (mA) 8 8 32/64 20 1 4 24 24 24 50 50 50 50


ohm ohm ohm ohm
carga carga carga carga
Tolerancia a 5V
Entradas N/A N/A N/A N/A N/A N/A N/A Si Si N/A N/A N/A N/A
Salidass N/A N/A N/A N/A N/A N/A N/A No Si N/A N/A N/A N/A
Margen de Ruido CD (1)
Entrada Alta %
22 22 22 22 30 30 30 30 30 27 41 28/41 33
Entrada Baja %
10 10 10 10 30 30 30 30 30 31 30 31/31 33
Paquetes(4)
DIP Si Si Si Si Si Si Si No No Si Si No No
SO Si Si Si Si Si Si Si Si Si No No No Si
LCC No Si No Si No No Si No No Si No Si No
SSOP No Si Si Si No Si Si Si Si No No No No
TSSOP No No No No Si Si Si Si Si No No No No
Tipos de Elementos
190 210 50 110 125 103 80 35 27(2) 64 44 48 40
Funcionales
Precio Relativo de 1-25
.90 1.00 1.60 1.00 .90 .90 1.50 1.80 1.80 2.00 10.00 28.00 32.00
Compuertas U.S. $
(1)El margen de ruido típico es expresado como un porcentaje de la variación del
voltaje de salida típico.

(2)Planes de Oferta de Motorola.

(3)ECLinPS disponible en versiones compatibles 10H y 100K.

(4)Un "Si" puede no incluir todos los elementos dentro de una familia.

Libros de Datos de los Fabricantes Referenciados:

Motorola, DL121, DL122, DL129, DL131, DL138, DL140, BR1339 Texas


Instruments, SDAD001B Phillips Semiconductor, IC23, IC24 National
Semiconductor, F100K Familias Lógicas Si bien existen muchas familias
tecnológicas disponibles, estas pueden ser divididas rigurosamente en tres
grandes categorías: Lógica Transistor-Transistor (TTL), lógica de Semiconductor
Complementario de Metal-Óxido (CMOS), y lógica de Emisor Acoplado (ECL). TTL
y ECL son tecnologías bipolares que difieren en las técnicas de implementación,
en tanto que CMOS (una tecnología MOS) difiere en la estructura y operación
fundamental de los transistores.

Velocidad

La velocidad es típicamente el primer parámetro considerado por un


diseñador y cuando a los ingenieros de diseño se les pregunta que características
de una familia lógica a ellos les gustaría mejorar, usualmente ellos desean más
velocidad. Pero el aumento de la velocidad frecuentemente trae consigo muchos
potenciales problemas tales como: aumento del ruido generado, mayor consumo
de potencia, un crecido costo de sistemas y componentes, complicados diagramas
de placas, etc. Usualmente se requiere una evaluación de los otros parámetros de
una familia antes de tomar una decisión final.

En la Tabla previa, la velocidad por familias es comparada mediante tres


parámetros usando valores típicos: retardo de la propagación a través de una
única compuerta OR, frecuencia de transición flip-flop, y tiempo de conmutación
de salida. Los valores típicos pueden conducir a error en tanto son especificados,
a menudo, de acuerdo a distintos criterios del fabricante pero, usualmente están
cerca de un promedio de valores máximos y mínimos. Para una evaluación final
del desempeño de un componente particular, se deben examinar los valores
máximos y mínimos provistos en la mayoría de las hojas de datos de los
fabricantes. Además, la taza de conmutación (borde) es altamente dependiente de
la carga y, de nuevo, es necesario comparar los valores de las hojas de datos.
Consumo de Potencia

La cantidad de potencia que consume una aplicación (y el subsecuente


calor generado) es frecuentemente de gran importancia. Una de las mayores
diferencias entre las tres familias, el parámetro de potencia también puede limitar
las opciones de los diseñadores.

TTL consume una cantidad moderada de potencia y es casi constante sobre


frecuencias de operación de hasta 10MHz; por encima de 10MHz comienza a
crecer rápidamente. Aunque sólo unos pocos miliWatts se consumen en cada
elemento, un sistema completo puede utilizar una cantidad sustancial de potencia.

Por otra parte el consumo de potencia en un CMOS es altamente


dependiente de la frecuencia. En el modo estacionario (quiescent mode,
frecuencia cero), casi no se consume potencia, midiendose en microWatts por
elemento. Sin embargo, el consumo crece casi linealmente con la frecuencia de
modo tal que a la máxima frecuencia de operación puede ser de varios miliWatts
por elemento. La gran ventaja de reducción de potencia de los CMOS, deriva del
hecho de que, en muchas aplicaciones, el porcentaje de elementos operando a
altas frecuencias en un instante dado es pequeño; consecuentemente, el
promedio total de potencia consumido por el sistema disminuye grandemente.

Dado que el consumo de potencia es proporcional al cuadrado del voltaje


de alimentación, la sola reducción del voltaje de operación tendrá los efectos
deseables. Desafortunadamente, también cae la velocidad. Al diseñar la familia
LCX específicamente para una pequeña fuente de voltaje fue posible mantener un
elevado desempeño. La familia LCX ha sido diseñada también para
interconectarse con elementos de 5 Volts, siendo tolerante a las diferencias en los
niveles de entrada / salida. Debido a su diseño inherente, ECL es el mayor
consumidor de potencia a frecuencias de unos 50MHz; sin embargo, a frecuencias
superiores, el consumo de potencia de los TTL y CMOS puede exceder al de ECL.
La cantidad de potencia usada por ECL es casi constante sobre el rango completo
de frecuencias de operación. Los diseñadores de sistemas grandes y de alto
desempeño puede que deban emplear algún sistema de enfriamiento más
complejo y técnicas de distribución de potencia.

Fuente de Voltaje

La fuente de alimentación requerida para TTL y ECL está restringida a


valores fijos; para que el elemento se mantenga dentro de sus especificaciones,
sólo se permite una pequeña variación de voltaje. Dado que estas familias
consumen cantidades importantes de potencia, hay un gran flujo de corriente a
través de las líneas de potencia. Para evitar fluctuaciones de voltaje inaceptables,
es necesario considerar distintas medidas preventivas tales como la verificación
remota por el regulador de la fuente, separación de los cables y filtros de potencia,
y la utilización de tarjetas de computador multi capas con planos de tierra y
alimentación separados. Típicamente se requiere un condensador de alta
velocidad cerca de cada elemento lógico; este condensador mantiene el voltaje
correcto del elemento durante la conmutación de corrientes grandes.

Una ventaja importante de CMOS es el amplio rango de voltajes de alimentación


sobre los cuales se especifica la operación. Al permitir a un sistema operar a
voltajes tan bajos como 2V, no sólo se disminuye el consumo de potencia, sino
que también se reduce la generación de ruido debido a la conmutación rápida de
las señales. Debe notarse sin embargo que las velocidades de operación caen
rápidamente al reducir el voltaje. Como se ha mencionado antes, esta fue una
razón importante para el desarrollo de la familia LCX.

Impulso de Salida

Una característica importante de un elemento lógico es su capacidad de


excitar cargas relativamente grandes sin una digradación significativa de la
velocidad. Las viejas familias TTL, y especialmente CMOS, tenían sólo una
capacidad limitada (por debajo de los 10 mA). Todas las versiones recientes de
familias lógicas tienen capacidad de salida significativamente mejorada y varias,
(FACT, LCX y todas las ECL) son capaces de alimentar líneas de transmisión de
50 ohm directamente. Además, debido a la capacidad simétrica de drenaje / fuente
de FACT y LCX, sus tiempos de subida y bajada son casi iguales, resultando en
tiempos de retardo balanceados.

Tolerancia a 5V en entrada / salida

Debido al número limitado de funciones disponible en las nuevas familias


CMOS de bajo voltaje, un diseñador podría tener que mezclar elementos de 3Volts
y 5Volts, cada cual operando desde barras de 3 y 5 Volts respectivamente. Salvo
que el elemento de 3Volts haya sido específicamente diseñado con la protección
adecuada para tolerar 5Volts en su entrada o salida, podría no sobrevivir.

Margen de Ruido

La inmunidad al ruido se refiere a la resistencia de un elemento lógico a una


conmutación no deseada. Dependiendo del nivel de entrada, un ruido que provoca
un transiente a través del punto de conmutación de entrada hacia un nivel alto o
bajo, puede dar lugar a una operación errónea. Claramente mientras mayor sea la
diferencia entre el punto de conmutación y los niveles de entrada alto y bajo, más
inmune será una familia lógica a los errores de conmutación. En la Tabla 1. , estas
diferencias se expresan como un porcentaje de la variación entre los niveles
lógicos de voltaje de una salida alta o baja. El margen de ruido para una entrada
Alta, se calcula por la formula: HNM = VOH-VIH sobre VOH-VOL. El margen de
ruido para una entrada baja, se calcula como: LNM = VOH-VIH sobre VOH-VOL.
Empaquetado

El venerable paquete Dual-en línea (DIP) está siendo rápidamente


reemplazado por los paquetes para montaje superficial tales como el Pequeño
Formato (Small Outline, SO), el Pequeño Formato Reducido (Shrink Small Outline,
SSOP), el Formato Pequeño Reducido y Delgado (Thin Shrink Small Outline,
TSSOP), y el Chip Portador Sin patas (Leadless Chip Carrier, LCC) . Con estos
nuevos paquetes es posible un ahorro de hasta un 90% en área impresa.

Tipos de Elemento

En general, mientras más vieja la familia mayor es la cantidad disponible de


elementos funcionales distintos. Esto es natural dado que toma tiempo (y una
considerable inversión de recursos) el diseñar y manufacturar de manera confiable
elementos crecientemente más complejos. Las familias TTL y CMOS más
recientes indudablemente crecerán pero, debido a la competencia de elementos
integrados superiores, serán de alcance más limitado.

Costo

Aquí una vez más, la edad de una familia tiene un efecto substancial sobre
su precio de venta relativo. Las familias más viejas se han beneficiado hace
mucho del aprendizaje en la manufacturación y reducciones en el costo de la
curva de volumen. Las tecnologías más recientes, debido a sus requerimientos de
procesos inherentemente más complejos, crecientes mejoras de desempeño, y
superiores costos de producción, se venden más caro pero declinarán en el
tiempo.

Mezcla y Calze

Muchos diseñadores han encontrado que la mejor aproximación para


conseguir la meta de desempeño de su aplicación particular, es la de combinar
elementos de distintas familias. La ventaja obvia es la optimización de los
requerimientos de partes escogidas de un diseño, por velocidad, consumo de
potencia, impulso de salida, costo, etc. Algunas desventajas son que los
elementos deben ser analizados y probados por su compatibilidad, los inventarios
pueden crecer y algunos parámetros de desempeño pueden verse
Comprometidos.
Conclusión

La diversidad de familias lógicas disponible para el diseñador lógico actual


puede ser comparada a un escenario de buenas o malas noticias. Las malas
noticias son que hay enormes razones entre los valores de desempeño superior e
inferior-- velocidades de 500:1, potencia en 100,000:1, impulso de salida en 24:1,
etc. La buena noticia es que hay múltiples opciones-- no muchos años atrás había
muy pocas opciones. Es posible una selección óptima mediante la comparación de
los parámetros de cada familia.

Unos pocos usuarios potenciales de elementos lógicos estándar podrían


preocuparse de que, debido a la tendencia hacia chips con una mayor integración,
algunos fabricantes abandonen las líneas de viejos productos. Esto podría
eventualmente ocurrir; sin embargo, la demanda actual, proyectada por al menos
la próxima década, indica que estas familias tienen un futuro muy sólido. Las
aplicaciones diversas que siguen surgiendo para los productos semiconductores,
baratos y confiables continúan creciendo. Hasta que ocurra un desarrollo
totalmente revolucionario, estos artículos viejos pero buenos seguirán estando
disponibles por un largo tiempo.
FAMILIAS LÓGICAS
TTL (Lógica ECL (Lógica de CMOS
Transitor) Emisores (Complementaria de
PARAMETROS
Acoplados) Semiconductor de
Oxido de
Metal)
Definición Es una de las familias La familia ECL, Lógica El término
lógicas de uso más Acoplada en Emisor complementario se
extendido, en (emmiter‐coupled refiere a la utilización
particular para logic) de dos
aplicaciones que son unos circuitos tipos de transistores
requieran pequeña y integrados digitales en el
mediana escala de los circuito de salida, en
integración (SSI y cuales usan una
MSI). transistores configuración similar a
bipolares, pero a la tótempole
diferencia de la familia TTL. Se
de los TTL en los ECL usan
se conjuntamente
evita la saturación de MOSFET de
los canal n y de canal p.
transistores, esto da
lugar
a un incremento en la
velocidad total de
conmutación
Puerta Básica NAND OR/NOR NAND – NOR
Fan‐ Out 10 25 >50
Potencia por 1‐22 4‐55 1 a 1MHz
Puerta (m W)
Inmunidad al Muy Buena Buena Excelente
Ruido
tpD (ns) 1,5 ‐ 33 1‐4 1,5‐200

También podría gustarte