Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Si V1 es igual que V2 se tendrá que, por simetría del circuito, las corrientes
de los transistores son iguales. Sin embargo, si V1 sobrepasa a V2 en
aproximadamente 0,1 voltio, el transistor T1 estará en conducción y T2 en corte; e
inversamente, si V1 es menor que V2 en 0,1 voltio, entonces T2 conducirá y T1
estará en corte.
Fuente: https://www.ecured.cu/Familia_Logica_ECL
Ejemplo 2
Fuente: http://electronica.li2.uchile.cl/new/?pag=documentacion/familiaslogicas
Tecnología TTL (transistor-transistor logic, lógica transistor a transistor)
Descripción
La familia TTL tuvo su origen en los estudios de Sylvania, pero fue Texas
Instruments quien la insertó en el mercado con la fabricación de la serie 74xx, de
mayor velocidad y mejor relación señal-ruido, convirtiéndose esta serie en el
estándar de la familia. Aunque estos componentes actualmente son utilizados, su
mayor empleo ocurrió en las décadas de 1960 y 1970.
C: CMOS 4–15 V
HC: Alta velocidad CMOS
HCT: Alta velocidad, lógica compatible con los niveles bipolares.
AC: Advanced CMOS.
ACQ: Advanced CMOS with Quiet outputs.
FC: Fast CMOS
AHC: CMOS de alta velocidad avanzada.
ALVC: bajo voltaje 1.8–3.3 V
Características generales
Tensión de alimentación: 5 V típica, con rango entre los 4,75V y los 5,25V
para la 74 y 4,5 V a 5,5 V para la 54.
Lógica positiva: el “1”lógico es de mayor tensión que el “0” lógico.
Rango de temperatura: de 0 °C a 70 °C para la serie 74 y de -55º a 125 °C
para la 54.
Niveles de tensión de entrada para el “0” lógico (VIL): entre 0V y 0,8V.
Niveles de tensión de entrada para el “1” lógico (VIH): entre 2,4V y VCC
Velocidad de transmisión entre los estados lógicos: alrededor de 400 Mhz.
Subfamilias
Fuente: https://www.ecured.cu/Archivo:Ttll.jpg
Fuente: http://electronica.li2.uchile.cl/new/?pag=documentacion/familiaslogicas
Familia Lógica CMOS (semiconductor complementario de óxido metálico o
complementary metal-oxide-semiconductor)
Factor de carga
Al igual que N-MOS y P-MOS, los CMOS tienen una resistencia de entrada
extremadamente grande (10*12Ω) que casi no consume corriente de la fuente de
señales, cada entrada CMOS representa comúnmente una carga a tierra de 5 pF.
Debido a su capacitancia de entrada se limita el número de entradas CMOS que
se pueden manejar con una sola salida CMOS. Así pues, el factor de carga de
CMOS depende del máximo retardo permisible en la propagación. Comúnmente
este factor de carga es de 50 para bajas frecuencias (<1 MHz). Por supuesto para
altas frecuencias, el factor de carga disminuye. La salida CMOS tiene que cargar y
descargar la combinación en paralelo de cada capacitancia de entrada, de manera
que el tiempo de conmutación de salida aumente en proporción al número de
cargas conducidas, cada carga CMOS aumenta el retardo en la conducción de la
propagación del circuito por 3 ns. Así podemos llegar a la conclusión de que el
factor de carga de CMOS depende del máximo retardo permisible en la
propagación.
Velocidad de conmutación
Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias
de carga relativamente grandes, su velocidad de conmutación es más rápida
debido a su baja resistencia de salida en cada estado. Recordemos que una salida
N-MOS tiene que cargar la capacitancia de carga a través de una resistencia
relativamente grande (100 k Ω). En el circuito CMOS, la resistencia de salida en el
estado ALTO es el valor RON del P-MOSFET, el cual es generalmente de 1 k Ω o
menor. Esto permite una carga más rápida de la capacitancia de carga. Los
valores de velocidad de conmutación dependen del voltaje de alimentación que se
emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo de
propagación es de 50 ns para VDD = 5 V y 25ns para VDD = 10 V. Como
podemos ver, mientras VDD sea mayor podemos operar en frecuencias más
elevadas. Por supuesto, mientras más grande sea VDD se producirá una mayor
disipación de potencia. Una compuerta NAND de las series 74HC o 7411CT tiene
un tpd promedio alrededor de 8 ns cuando funciona con un VDD = 5V. Esta
velocidad es comparable con la de la serie 74LS.
Disipación de potencia
Voltaje de alimentación
Fuente: https://www.ecured.cu/Compuertas_CMOS_o_MOS_Complementarias
Ejemplos de la Familia CMOS:
Ejemplo 1, Dispositivo Físico CMOS
Fuente: http://definicionyque.es/cmos/
Familias Lógicas
Parámetro Comercial TTL CMOS ECL
Típico ECL
(0°Ca +70°C) E-
LS ALS ABT FAST MG HC FACT LVC LCX 10H 100K in
Lite
PS(3)
Velocidad
Retardo de Propagación
por Compuerta (ns) 9 7 2.7 3 65 8 5 3.3 3.5 1 0.75 0.33 0.22
Taza de Cambio Flip-Flop 33 45 200 125 4 45 160 200 200 330 400 1,000 2800
(MHz)
Consumo de Potencia
por Compuerta (mW)
En reposo 1E-
5 1.2 0.005 12.5 0.0006 0.003 0.0001 0.003 25 50 25 73
04
Activo (1 MHz)
5 1.2 1.0 12.5 0.04 0.6 0.6 0.8 25 50 25 73
0.3
Voltaje de Alimentación
(V) +4.5 +4.5 +4.5 +4.5 +3 +2 +1.2 +2 +2 -4.5 -4.2 -4.2 -4.2
a a a a a a a a a a a a a
+5.5 +5.5 +5.5 +5.5 +18 +6 +3.6 +3.6 +6 -5.5 -4.8 -5.5 -5.5
(4)Un "Si" puede no incluir todos los elementos dentro de una familia.
Velocidad
Fuente de Voltaje
Impulso de Salida
Margen de Ruido
Tipos de Elemento
Costo
Aquí una vez más, la edad de una familia tiene un efecto substancial sobre
su precio de venta relativo. Las familias más viejas se han beneficiado hace
mucho del aprendizaje en la manufacturación y reducciones en el costo de la
curva de volumen. Las tecnologías más recientes, debido a sus requerimientos de
procesos inherentemente más complejos, crecientes mejoras de desempeño, y
superiores costos de producción, se venden más caro pero declinarán en el
tiempo.
Mezcla y Calze