Está en la página 1de 3

FACULTAD DE INGENIERÍA ELÉCTRICA Y

ELECTRÓNICA
Carrera de Ingeniería Electrónica y Control
Carrera de Ingeniería Electrónica y Telecomunicaciones
Carrera de Ingeniería Electrónica y Redes de Información
Carrera de Ingeniería Eléctrica

LABORATORIO DE SISTEMAS DIGITALES

PRÁCTICA N° 10
1. TEMA

CONTADORES ASINCRÓNICOS
2. OBJETIVOS
2.1. Familiarizar al estudiante con el diseño de circuitos contadores asincrónicos.
2.2. Creación de contadores usando flip-flops y compuertas lógicas usando VHDL.
2.3. Creación de contadores tipo ripple-clock mediante flip-flops y compuertas lógicas
usando VHDL.

3. TRABAJO PREPARATORIO
3.1. Con el circuito integrado 7476, o algún equivalente, en configuración de flip – flop
tipo J - K, diseñar un contador asincrónico que cuente con borrado manual según
la siguiente tabla. Mostrar la simulación en Proteus/Logisim.

Día Módulo
Lunes 14 Descendente
Martes 72 Ascendente
Miércoles 15 Descendente
Jueves 96 Ascendente
Viernes 13 Descendente

La cuenta se observará mediante el uso de LEDs.

3.2. Realizar contadores tipo Ripple-Clock que se presenta en la siguiente tabla,


armarlos en el simulador LogiSim/Proteus, además crear el código VHDL y la
simulación en VHDL Quartus (utilizar la arquitectura estructural usando flip-flops J-
K y compuertas lógicas).

Día Módulo
Lunes 25 Ascendente
Martes 24 Descendente
Miércoles 23 Ascendente
Jueves 22 Descendente
Viernes 21 Ascendente

Período: 2019A | detri.epn.edu.ec


LABORATORIO DE SISTEMAS DIGITALES

3.3. Diseñar un contador asincrónico ascendente módulo especificado en la Tabla


3, utilizando los contadores 7490/7493. Incluya el circuito de visualización en
displays de ánodo común y el circuito de borrado manual que permita empezar en
cero en cualquier momento. Mostrar el contador usando 3 displays 7 segmentos.
Presentar la simulación en Proteus/Logisim.

Día Módulo
Lunes 325
Martes 457
Miércoles 296
Jueves 364
Viernes 243
Tabla 3. Módulos contadores usando 7490
3.4. Crear el código en VHDL y la simulación en simulación usando Quartus de las
siguientes compuertas lógicas 7490, 7492 (utilice la arquitectura de VHDL que crea
conveniente).
Nota: Se deberá traer implementado el código VHDL necesario para que el número binario
que se obtiene en el contadore del punto 3.2 pueda ser presentado usando los displays
siete segmentos de la tarjeta de desarrollo RZ-EasyFPGA Cyclone IV.

4. EQUIPO Y MATERIALES

 Computadora: (Estos materiales y equipos se proveen por el laboratorio)


o Software de simulación VHDL Quartus
o Tarjeta de desarrollo RZ-EasyFPGA Cyclone IV
 Cada grupo debe traer:
o 1 Protoboard
o Cables para protoboard
o Leds
o Displays 7 segmentos
o Dip switch
o Demás elementos para armar los circuitos pedidos en el punto 3.

5. PROCEDIMIENTO
5.1. Implementar y probar los circuitos diseñados en los puntos 3.1 y 3.3 del trabajo
preparatorio.
5.2. Probar dentro de la tarjeta de desarrollo RZ-EasyFPGA Cyclone IV los circuitos
diseñados en los puntos 3.2 y 3.4 del trabajo preparatorio.

6. INFORME
6.1. Crear el código VHDL (usar arquitectura estructural y flujo de datos) para
implementar el punto 3.1 y pruébelo usando Quartus, mostrar la simulación.

Período: 2019A | detri.epn.edu.ec


LABORATORIO DE SISTEMAS DIGITALES

6.2. Utilizando flip – flops tipo J -K, diseñar un contador asíncrono módulo 67, con
control ascendente – descendente y control de arranque y detención. Presente su
diseño simulado en paquete computacional LogicSim/Proteus.
6.3. Presentar el diseño de un contador Ripple-Clock ascendente y descendente con el
módulo indicado en la siguiente tabla, armarlo en el simulador LogicSim/Proteus.

Día Módulo
Lunes 31
Martes 47
Miércoles 33
Jueves 29
Viernes 37
6.4 Conclusiones.
6.5 Recomendaciones.

1. REFERENCIAS

[1] TOCCI/WIDMER/MOSS. “Sistemas Digitales. Principios y Aplicaciones”. Prentice


Hall. 10ma. Edición. 2007.
[2] NOVILLO CARLOS A., "Sistemas Digitales" Quito, Escuela Politécnica Nacional,
2010.
[3] MAXIMEZ DAVID, “VHDL El arte de programar sistemas digitales”, Editorial
Continental, 2002.

Elaborado por: Sebastián Jaramillo

Revisado por: Ing. Ramiro Morejon, MSc./ Jefe de Laboratorio

Período: 2019A | detri.epn.edu.ec