Informe de Laboratorio

#5 – Sumador en Paralelo
de 5 Bits
I. OBJETIVOS Entonces si realizamos su diagrama estructural quedaría de la
 Comprender el funcionamiento interno de un siguiente manera:
sumador paralelo de 5 bits por medio de conexione
de compuestas AND y XOR.
 Analizar e identificar el comportamiento y
características de un sumador.
 Aprender a manejar el Software PSoC Creator para
programar chip de la PSoC, para un uso eficiente.
 Diseñar un circuito sumador paralelo de 5bits.

II. MATERIALES
 1 Protoboard
 1 Dip Switch
 13 resistencias de 1k
 4 Leds y jumpers
 PSoC Figura 1 Diagrama estructural de un sumador

III. MARCO TEÓRICO Esto representaría un sumador completo, y del cual se tiene la
siguiente estructura que se utiliza como símbolo para su
representación:
Como se sabe anteriormente se pueden sumar números
binarios de dos formas, la primera de ellas es utilizando la
compuerta OR y la segunda es utilizando la compuerta XOR.
La diferencia existente entre estas es que, mientras la
compuerta OR trabaja con el álgebra booleana la compuerta
XOR trabaja la aritmética que se maneja comúnmente. Ahora
se puede definir la suma que realiza la compuerta XOR con
determinado números de bits si le agregamos a su tabla de
verdad el segundo bit que antes no se tenía en cuenta, este será
llamado carry de entrada (Cin) y generando así un carry de
salida (Cout), además de la función que ya conocimos que en
este caso se nombrara S, como se observa en la tabla 1. Figura 2 Símbolo representativo de un sumador

Cin x y Cout S Donde X e Y, cada uno, representa un bit, C0 representa al

carry de entrada, Cout el carry de salida y finalmente S la suma
0 0 0 0 0 de los bits X, Y con compuerta XOR.
0 0 1 0 1 Cabe resaltar que el carry de salida es un bit y en este caso es
0 1 0 0 1 el bit más representativo ya que con él se realiza la unión de
más sumadores en el caso que se requieran sumar Xi e Yi (con
0 1 1 1 0 i =1, 2, 3,4,.., n), por ejemplo si se requiere un sumador de 8
1 0 0 0 1 bits se tendría un máximo de X7, Y7 y S7 como se muestra en
1 0 1 1 0 la Figura 3: [1]
1 1 0 1 0
1 1 1 1 1
Tabla 1 Tabla de verdad del sumador

Analizando la tabla 1 a través de mapas de Karnaugh, uno

para Cout y el otro para S se tiene:
 Figura 3 Sumador de 8 bits
 Sumadores: Figura 6 Diagrama estructural de un sumador

Un sumador es un circuito logico que calcula operaciones
aritmeticas en codigo binario, decimal o BCD exceso 3. Por
regla general los sumadores emplean el sistema binario.
Los circuitos aritméticos posibilitan las operaciones de cálculo
en tecnologia digital, hay dos clases de sumadores los cuales
son sumador completo o semi sumador.
 Semi-sumador.
Un semi-sumador es un sumador capaz de sumar dos datos de
un solo bit y producir un bit de acarreo de salida.
La manera como se realiza la suma y produce el acarreo el
medio sumador lo encontramos en la siguiente tabla. [2]
Figura 4 Semisumador
Los sumadores manejan informaciones binarias con una
longitud de palabra superior a un bit, por lo que es preciso
ampliar la funcionalidad a un dispositivo capaz de realizar
sumas binarias de n bits.
Sean A y B dos informaciones binarias de n bits.
A=𝐴𝑛−1 𝐴𝑛−2 …𝐴2 𝐴1 𝐴0
B=𝐵𝑛−1 𝐵𝑛−2 …𝐵2 𝐵1 𝐵0
Para sumadores de N bits un método natural de realizar la
suma es situar sumadores completos en serie, de forma que
desde el bit menos significativo hacia el más significativo el
acarreo de entrada del bit j esté conectado al acarreo de salida
del bit j-1.
Si en el primer bit se utiliza un sumador completo, el circuito
dispone además de acarreo de entrada Ci y se tiene sumador
completo de N bits, tener acarreo de entrada permite una
mejor funcionalidad del circuito.
El tiempo de propagación de este sumador es proporcional al
número N de sumadores en serie [3]
IV. DESCRIPCIÓN FUNCIONAL
● Tablas de Verdad

Montaje:

Entradas Salidas
𝐶𝑖𝑛 X Y 𝐶𝑜𝑢𝑡 S
Tabla 2 Tabla de verdad del semisumador 0 0 0 0 0

Estructura del semi-sumador 0 0 1 0 1

0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
Figura 5 Diagrama estructural Semisumador 1 1 0 1 0
1 1 1 1 1

 Sumador completo: Tabla 3 – Tabla de Verdad Montaje

𝑺𝟎 = 𝑿𝟎 ⨁𝒀𝟎 ⊕ 𝑪𝟏
𝑺𝟏 = 𝑿𝟏 ⨁𝒀𝟏 ⊕ 𝑪𝒐𝒖𝒕𝟎
𝑺𝟐 = 𝑿𝟐 ⨁𝒀𝟐 ⊕ 𝑪𝒐𝒖𝒕𝟏
𝑺𝟑 = 𝑿𝟑 ⨁𝒀𝟑 ⊕ 𝑪𝒐𝒖𝒕𝟐
𝑺𝟒 = 𝑿𝟑 ⨁𝒀𝟑 ⊕ 𝑪𝒐𝒖𝒕𝟑
𝑺𝟒 = 𝑿𝟑 ⨁𝒀𝟑 ⊕ 𝑪𝒐𝒖𝒕𝟑

𝒄𝒐𝒖𝒕𝟎 = (𝒙𝟎 ⨁𝒚𝟎 )𝒄𝒊𝒏 + 𝒙𝟎 𝒚𝟎

𝒄𝒐𝒖𝒕𝟏 = (𝒙𝟏 ⨁𝒚𝟏 )((𝒙𝟎 ⨁𝒚𝟎 )𝒄𝒊𝒏 + 𝒙𝟎 𝒚𝟎 ) + 𝒙𝟏 𝒚𝟏

𝒄𝒐𝒖𝒕𝟐 = (𝒙𝟐 ⨁𝒚𝟐 ) ((𝒙𝟏 ⨁𝒚𝟏 )((𝒙𝟎 ⨁𝒚𝟎 )𝒄𝒊𝒏 + 𝒙𝟎 𝒚𝟎 ) + 𝒙𝟏 𝒚𝟏 ) Figura 8 – Esquema Funcional de uno de los sumadores

+ 𝒙𝟐 𝒚 𝟐
𝒄𝒐𝒖𝒕𝟑 = (𝒙𝟑 ⨁𝒚𝟑 ) ((𝒙𝟐 ⨁𝒚𝟐 ) ((𝒙𝟏 ⨁𝒚𝟏 )((𝒙𝟎 ⨁𝒚𝟎 )𝒄𝒊𝒏 VI. SIMULACIONES
Ver anexos.
+ 𝒙𝟎 𝒚 𝟎 ) + 𝒙𝟏 𝒚 𝟏 ) + 𝒙𝟐 𝒚 𝟐 ) + 𝒙𝟑 𝒚 𝟑
𝒄𝒐𝒖𝒕𝟒 VII. CONCLUSIONES

= (𝒙𝟒 ⨁𝒚𝟒 ) ((𝒙𝟑 ⨁𝒚𝟑 ) ((𝒙𝟐 ⨁𝒚𝟐 ) ((𝒙𝟏 ⨁𝒚𝟏 )((𝒙𝟎 ⨁𝒚𝟎 )𝒄𝒊𝒏
+ 𝒙 𝟎 𝒚 𝟎 ) + 𝒙𝟏 𝒚 𝟏 ) + 𝒙𝟐 𝒚 𝟐 ) + 𝒙𝟑 𝒚 𝟑 ) + 𝒙𝟒 𝒚 𝟒
V. DESCRIPCIÓN ESTRUCTURAL
El Montaje está compuesto por 10 compuertas XOR, 10
compuertas AND y 5 compuertas OR. El esquema estructural
se simplifico lo más posible, como se ve a continuación.
 Se comprueba que a partir de la práctica logramos
concluir que basándonos con las compuertas lógicas
conocidas or, and, xor, not podemos diseñar
cualquier tipo de operación en este caso un sumador
paralelo de 5bits.
 Todo el diseño aunque de complejidad moderada, se
logró realizarse sin problemas con la herramienta
escogidas a utilizar el software PSoC Creator donde
se evidenció que cualquier error en las
especificaciones de los pines digitales de entrada y
salida podían evitar la ejecución del proyecto.
 Se comprueba que el sumador opera con la
compuerta XOR y AND y OR

REFERENCIAS
[1] R. J. T. y. N. S. Widmer., Sistemas digitales. Principios y
aplicaciones, Prentice Hall
[2] D. D. Gajski (1997), Principios de diseño digital, Madrid:
Prentice Hall
[3] M. M. Mano, Lógica digital y diseño de computadoras,
Prentice Hall

Figura 7 – Esquema Funcional del Montaje en la PSoC

ANEXOS
16+16

Respuesta 100000

20+30

Respuesta 110010

17+25
Respuesta 101010

31+31

Respuesta 111110