Está en la página 1de 5

Deber # 4

Ph.D. César Martı́n Moreno II Término 2018-2019

Ejercicio 1
Utilizando el método del diagrama Bode en el plano w, diseñe un controlador digital
para el sistema mostrado en la figura. Las especificaciones de diseño consisten en que el
margen de fase sea de 50◦ , el margen de ganancia de por lo menos 10 dB, y la constante
de error de velocidad estática Kv sea de 20 seg −1 . El periodo de muestreo se supone de
0.1 seg, es decir T = 0.1. Una vez diseñado el controlador, calcule el número de muestras
por ciclo de la oscilación sinusoidal amortiguada.

r(t) 1 e Ts K c(t)
GD (z) s(s+0.5)
R(z) _ T s C(z)

Ejercicio 2
{ G(s)

Para el sistema de control en tiempo discreto mostrado, diseñe un controlador GD (z)


mediante una red de adelanto de fase y los métodos de respuesta de frecuencia. Se desea
obtener una constante de error de posición de 8 y un margen de fase de 48o . Considere
un tiempo de muestreo de T = 0.1 seg y un margen de seguridad de 12o .

R(z) C(z)
GD (z) G(z) = K (z0.004(z+0.8)
0.9)(z 0.6)
_ <latexit sha1_base64="aOn9PRwwEO2GvXdkl6UKcGS8jks=">AAACGHicbVBLTwIxGOziC/GFevTSCCYQ49olRvFgQvSgiRdM5JEAId3ShYbuI23XBDb8DC/+FS8eNMYrN/+NXeCg4CRNJzPzpf3GDjiTCqFvI7G0vLK6llxPbWxube+kd/eq0g8FoRXic1/UbSwpZx6tKKY4rQeCYtfmtGb3b2K/9kSFZL73qAYBbbm46zGHEay01E6fZm9zw/wVvIdNR2ASIROhM5gbHiOzmB9FueEJMi/zcHKf50fZdjoTR2LARWLNSAbMUG6nx82OT0KXeopwLGXDQoFqRVgoRjgdpZqhpAEmfdylDU097FLZiiaLjeCRVjrQ8YU+noIT9fdEhF0pB66tky5WPTnvxeJ/XiNUTrEVMS8IFfXI9CEn5FD5MG4JdpigRPGBJpgIpv8KSQ/rgpTuMqVLsOZXXiTVgmkh03ooZErXszqS4AAcghywwAUogTtQBhVAwDN4Be/gw3gx3oxP42saTRizmX3wB8b4B3LjmmI=</latexit>

Presente:

a) Valor de la constante K.
b) Diagramas de Bode (en las hojas semilog provistas) del sistema original.
c) Cálculos detallados del polo y cero del compensador en el dominio w.
d) Función de transferencia de pulso GD (z) del compensador obtenido.

1
Ejercicio 3
Para el sistema mostrado en la figura y utilizando los métodos de respuesta de frecuencia,
diseñe un controlador digital GD (z) mediante una red de adelanto de fase. Se desea que
el margen de fase sea de 40o , y que la constante de error de velocidad estática Kv sea de
10 seg −1 . Considere un tiempo de muestreo de T = 0.1 seg. Nota: Considere un margen
de seguridad de 12o al momento de determinar el adelanto de fase del compensador.

R(z) C(z)
GD (z) G(z) = K (z z+0.9049
1)(z 0.7408)
_

Presente:

a) Valor de la constante K.
b) Diagramas de Bode del sistema original.
c) Cálculos detallados del polo y cero del compensador en el dominio w.
d) Función de transferencia de pulso GD (z) del compensador obtenido.

Ejercicio 4
Para el sistema mostrado en la figura y utilizando los métodos de respuesta de frecuencia,
diseñe un controlador digital GD (z) mediante una red de adelanto de fase. Se desea que el
margen de fase sea de 45o , y que la constante de error de posición Kp sea de 10. Considere
un tiempo de muestreo de T = 0.2 seg. Nota: Considere un margen de seguridad de 10o
al momento de determinar el adelanto de fase del compensador.

R(z) C(z)
GD (z) G(z) = K (z0.01836(z+0.917)
0.942)(z 0.819)
_

Presente:

a) Valor de la constante K.
b) Diagramas de Bode (en las hojas semilog provistas) del sistema original.
c) Cálculos detallados del polo y cero del compensador en el dominio w.
d) Función de transferencia de pulso GD (z) del compensador obtenido.

2
Ejercicio 5
Obtenga una representación en el espacio de estado en la forma canónica observable del
sistema con función de transferencia pulso siguiente.

Y (z) z −2 + 4z −3
=
U (z) 1 + 6z −1 + 11z −2 + 6z −3

Ejercicio 6
Para un sistema con la siguiente función de transferencia pulso:

Y (z) 1 + 6z −1 + 8z −2
=
U (z) 1 + 4z −1 + 3z −2

a) Obtenga una representación en el espacio de estado en la forma canónica diagonal


b) Determine si el sistema es controlable.
c) Determine si el sistema es observable.

Ejercicio 7
Obtenga la ecuación de estado y la ecuación de salida correspondiente al sislema mostrado
en la figura

Figure 1: Diagrama del ejercicio 7

3
Ejercicio 8
U (z)
_ +

1
z
_
2
<latexit sha1_base64="qOUFfRZtjT4QQRhXOKgGCseCXgE=">AAAB6nicbVA9TwJBEJ3DL8Qv1NJmI5hYkTsaKUlsLDHKRwIXsrfMwYa9vcvungm58BNsLDTG1l9k579xgSsUfMkkL+/NZGZekAiujet+O4Wt7Z3dveJ+6eDw6PikfHrW0XGqGLZZLGLVC6hGwSW2DTcCe4lCGgUCu8H0duF3n1BpHstHM0vQj+hY8pAzaqz0UK1Xh+WKW3OXIJvEy0kFcrSG5a/BKGZphNIwQbXue25i/Iwqw5nAeWmQakwom9Ix9i2VNELtZ8tT5+TKKiMSxsqWNGSp/p7IaKT1LApsZ0TNRK97C/E/r5+asOFnXCapQclWi8JUEBOTxd9kxBUyI2aWUKa4vZWwCVWUGZtOyYbgrb+8STr1mufWvPt6pdnI4yjCBVzCNXhwA024gxa0gcEYnuEV3hzhvDjvzseqteDkM+fwB87nDy/yjQY=</latexit>
<latexit

4
<latexit sha1_base64="WrRjbO4OsooOya01xCtCM7GuE/k=">AAAB6nicbVBNS8NAEJ3Ur1q/qh69LLaCp5IUwR4LXjxWtLXQhrLZbtqlm03YnQgl9Cd48aCIV3+RN/+N2zYHbX0w8Hhvhpl5QSKFQdf9dgobm1vbO8Xd0t7+weFR+fikY+JUM95msYx1N6CGS6F4GwVK3k00p1Eg+WMwuZn7j09cGxGrB5wm3I/oSIlQMIpWuq9eVQfliltzFyDrxMtJBXK0BuWv/jBmacQVMkmN6Xlugn5GNQom+azUTw1PKJvQEe9ZqmjEjZ8tTp2RC6sMSRhrWwrJQv09kdHImGkU2M6I4tisenPxP6+XYtjwM6GSFLliy0VhKgnGZP43GQrNGcqpJZRpYW8lbEw1ZWjTKdkQvNWX10mnXvPcmndXrzQbeRxFOINzuAQPrqEJt9CCNjAYwTO8wpsjnRfn3flYthacfOYU/sD5/AEy/I0I</latexit>
<latexit

+
1
z +
_ _
2
+
<latexit sha1_base64="qOUFfRZtjT4QQRhXOKgGCseCXgE=">AAAB6nicbVA9TwJBEJ3DL8Qv1NJmI5hYkTsaKUlsLDHKRwIXsrfMwYa9vcvungm58BNsLDTG1l9k579xgSsUfMkkL+/NZGZekAiujet+O4Wt7Z3dveJ+6eDw6PikfHrW0XGqGLZZLGLVC6hGwSW2DTcCe4lCGgUCu8H0duF3n1BpHstHM0vQj+hY8pAzaqz0UK1Xh+WKW3OXIJvEy0kFcrSG5a/BKGZphNIwQbXue25i/Iwqw5nAeWmQakwom9Ix9i2VNELtZ8tT5+TKKiMSxsqWNGSp/p7IaKT1LApsZ0TNRK97C/E/r5+asOFnXCapQclWi8JUEBOTxd9kxBUyI2aWUKa4vZWwCVWUGZtOyYbgrb+8STr1mufWvPt6pdnI4yjCBVzCNXhwA024gxa0gcEYnuEV3hzhvDjvzseqteDkM+fwB87nDy/yjQY=</latexit>
<latexit

1
z
2
<latexit sha1_base64="qOUFfRZtjT4QQRhXOKgGCseCXgE=">AAAB6nicbVA9TwJBEJ3DL8Qv1NJmI5hYkTsaKUlsLDHKRwIXsrfMwYa9vcvungm58BNsLDTG1l9k579xgSsUfMkkL+/NZGZekAiujet+O4Wt7Z3dveJ+6eDw6PikfHrW0XGqGLZZLGLVC6hGwSW2DTcCe4lCGgUCu8H0duF3n1BpHstHM0vQj+hY8pAzaqz0UK1Xh+WKW3OXIJvEy0kFcrSG5a/BKGZphNIwQbXue25i/Iwqw5nAeWmQakwom9Ix9i2VNELtZ8tT5+TKKiMSxsqWNGSp/p7IaKT1LApsZ0TNRK97C/E/r5+asOFnXCapQclWi8JUEBOTxd9kxBUyI2aWUKa4vZWwCVWUGZtOyYbgrb+8STr1mufWvPt6pdnI4yjCBVzCNXhwA024gxa0gcEYnuEV3hzhvDjvzseqteDkM+fwB87nDy/yjQY=</latexit>
<latexit

+ +

Y (z)

Para el sistema de control digital mostrado con T = 0.5 seg, realice lo siguiente:
a) Encuentre una representación del sistema en el espacio de estados. Indique si corresponde
a alguna de las formas canónicas.
b) Encuentre la función de transferencia pulso Y (z)/U (z).
c) Encuentre la representación del sistema en espacio de estados usando la Forma Canónica
Diagonal (FCD).
d) Dibuje el diagrama de bloques equivalente en FCD.

Ejercicio 9
En el sistema de control digital mostrado, asuma que el tiempo de muestreo es T = 0.1
seg.

U (z) + + + Y (z)
1
_
z
+ +

0.5 1 0.3
z
+
1
_
z 2

0.5

Realice lo siguiente:
a) Encuentre la función de transferencia pulso Y (z)/U (z).
b) Encuentre la representación del sistema en espacio de estados usando la Forma Canónica
Controlable (FCC).
c) Dibuje el diagrama de bloques equivalente en FCC.
d) Encuentre la representación del sistema en espacio de estados usando la Forma Canónica
Diagonal (FCD).
e) Dibuje el diagrama de bloques equivalente en FCD.

4
Ejercicio 10
Para los sistemas mostrados, diseñe una ley de control de realimentación de estado tal
que los polos deseados del sistema sean z1 = 0, z2 = 0.1, z3 = 0.2
   
0.1 0.5 0 0.01
a) G =  2 0 0.2 , H =  0 
   

0.2 1 0.4 0.005


   
−0.2 −0.2 0.4 0.01
b) G =  0.5 0 1 , H =  0 
   

0 −0.4 −0.4 0

También podría gustarte