TEMA: DIVISOR DE POTENCIA DE WILKINSON

Objetivos:
- Diseñar, simular e implementar un divisor de potencia de Wilkinson.
- Describir al divisor desde el punto de vista de los parámetros S
- Utilizar las propiedades de la matriz S, para definir el comportamiento de un divisor de
potencia.

Marco Teórico:
Un divisor de potencia es un dispositivo capaz de repartir la potencia que recibe por su puerto
de entrada entre un número n de salidas.

Con el divisor de Wilkinson se consigue el aislamiento entre los puertos de salida (2 y 3), ya que
la resistencia hace que las fases de las ondas de los puertos se cancelen. El circuito tiene la
desventaja de ser de banda limitada, ya que sus componentes, dependen de la frecuencia, pero
también cuenta con pérdidas mínimas comparados con el divisor resistivo en estrella.

Fig.1. Esquema y diagrama de divisor de Wilkinson.

Cálculos:
 1  0
Z11  Z 0
Z12  Z13
Z0 
Z12  Z13
 / 4  Zin  Z 0  Z 0

( Z '0 ) 2
Z12 
Z0
( Z ''0 ) 2
Z13 
Z0

Z12  Z13
Z0 
Z12  Z13
( Z '0 ) 2  ( Z ''0 ) 2
Z 02
Z0 
( Z '0 ) 2  ( Z ''0 ) 2
Z0
( Z '0 ) 2  ( Z ''0 ) 2
Z0 
Z 0 [( Z '0 ) 2  ( Z ''0 ) 2 ]

Z '0  Z ''0
( Z '0 ) 4
Z0 
Z 0 [2( Z '0 ) 2 ]
( Z '0 ) 2
Z0 
2Z 0
Z '0  2 Z 0
 c

f
3 108

915 106
  0.3278m

 0.08196m
4

2 
  
 4

 
2

Z 0  50
Z '0  2Z 0  2(50)  70.71

CÁLCULO S21

V2
S21  
V1
V ( z )  V  e j z  V e j z

V2  V2  V2
V2  V2 (1  22 )
V1  V2 e  j 2  V2 e j 2

V1  jV2  jV2
V1  j (V2  V2 )
V1  jV2 (1   22 )

Z 0  2Z 0
 22 
Z 0  2Z 0
1 2
 22 
1 2

1   22
S21   j
1   22
1 2 1 2
S21  1 2
1  2 1 2
1 2
j
S21  
2
S21  S12  S13  S13

CALCULO DE S32
 ( 2Z 0 )
Ze   Z0
2Z 0
e  0

Z
 Z0
0  2
Z
 Z0
2
Z
Zo 
2

S23  S32  0
Simulación:

Diseño y simulación del divisor de Wilkinson.

Salida de los puertos del divisor.

Implementación:

Implementación del divisor de potencia de Wilkinson.

Capturas:
CUANDO S3 ESTA ACOPLADO

Medición de parámetros S. Cuando S3 esta acoplado.

Parámetro S11. CUANDO S3 ESTA ACOPLADO

Parámetro S21. CUANDO S3 ESTA ACOPLADO

Parámetro S12. CUANDO S3 ESTA ACOPLADO

Parámetro S22. CUANDO S3 ESTA ACOPLADO

CUANDO S2 ESTA ACOPLADO

Parámetro S11. CUANDO S2 ESTA ACOPLADO

Parámetro S31. CUANDO S2 ESTA ACOPLADO

Parámetro S13. CUANDO S2 ESTA ACOPLADO

Parámetro S33. CUANDO S2 ESTA ACOPLADO

CUANDO S1 ESTA ACOPLADO

Parámetro S22. CUANDO S1 ESTA ACOPLADO

Parámetro S32. CUANDO S1 ESTA ACOPLADO

Parámetro S23. CUANDO S1 ESTA ACOPLADO

Parámetro S33. CUANDO S1 ESTA ACOPLADO

Análisis de Resultados:
El diseño del divisor no se tomó en cuenta la ergonomía de este, y se dejó de lado el hecho de
ser compacto, el resultado fue que para la colocación de la resistencia se dejó un espacio
sobredimensionado para esta, y por consiguiente los terminales de la resistencia quedaron
demasiado grandes para el circuito. La dimensión de esta debía ser mínima, esto para evitar la
capacitancia que pueda haber entre el espacio dejado por la resistencia y la placa.
No se tomó en consideración la distancia en la que la resistencia cruza el camino del puerto 2 y
3, Esto ocasiono que el circuito a más de no funcionar para la frecuencia debida, arroje
resultados equívocos en el analizador de espectros.
Uno de estos se puede ver en la fig.15, parámetro s22 cuando s1 esta acoplado. Vemos que la
salida pareciera que está en cortocircuito y eso es cierto, ya que el resistor no fue implementado
a la distancia adecuada, que es la de lambda/4. La tarea del resistor es la de cancelar la fase de
uno de los puertos, así lograr que el coeficiente de reflexión en la diagonal principal de la matriz
S sea cero, o lo más próxima a este.
El resistor debía hacer que el coeficiente de reflexión sea lo más cercano a cero, esto en la
práctica se traduce como mediciones de potencia que están alrededor de los 20 dB o 30dB. Por
lo tanto el hecho de que en este circuito no sea así, quiere decir que las fases de ambos puertos,
2 y 3, no se cancelan, y por consiguiente existe una onda reflejada en estos.
Otro de los aspectos que no se tomó en cuenta en el diseño, es la distancia entre las salidas de
los puertos 2 y 3. Y es que, debido a que están demasiado juntos hacia difícil el conectarlos al
analizador y pudiese ocasionar mediciones erróneas si estas no estaban bien conectadas y se
llegasen a chocar.

Conclusiones:
Se logró diseñar, simular e implementar un divisor de potencia resistivo.

Un divisor de Wilkinson de desacoplar los puertos pero el inconveniente que al depender de la

frecuencia esta es de banda estrecha.

Un divisor de potencia de Wilkinson, como un dispositivo real, genera pérdidas, pero estas
deberían ser mínimas comparadas con el divisor resistivo.

Toda la diagonal principal de la matriz S del divisor será igual a cero.

Con esta configuración del divisor es posible desacoplar las salidas. Los puertos 2 y 3 no debería
haber onda reflejada y pérdidas.

Referencias:

 POZAR, David. Microwave Engineering – Cuarta edición. Editora Wiley, Estados Unidos.
 Divisores de potencia. Disponible en:
<<https://www.microwaves101.com/encyclopedias/ power-splitters>>
 Divisor de wilkinson. UPV. Disponible en: <<
https://poliformat.upv.es/access/content/group/OCW_6495_2008/443293/443296/3-
RedesdeMasde2.pdf>>