ING.

ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

TRABAJO DE INVESTIGACIÓN
“TECNOLOGÍA DE FABRICACIÓN DE
CIRCUITOS DIGITALES”

INTRODUCCIÓN.
En esta sección, se estudiaran los aspectos prácticos de estas propiedades. Cuando trabaje
con circuitos integrados digitales, no solo debería familiarizarse con su funcionamiento
lógico, sino también con sus propiedades de operaciones, como son los niveles de tensión, la
inmunidad al ruido, la disipación de potencia, el fan-out y los retardos de propagación.

TENSIÓN DE ALIMENTACIÓN CONTINUA

El valor nominal de la tensión de alimentación continua (DC) para los dispositivos TTL es
de +5V. TTL. Los dispositivos CMOS están disponibles en diferentes categorías de tensiones
de alimentación diferentes, +5V,+3,3V; 2,5V y 1,2V. aunque para simplificar se omite en los
diagramas lógicos, esta tensión se conecta al pin Vcc de un circuito integrado, y la masa se
conecta al pin de masa (GND). Tanto la alimentación como la masa se distribuyen
internamente a todos los elemtos del chip.
 ING. ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

NIVELES LÓGICOS CMOS

Existen cuatro especificaciones diferentes para los niveles lógicos: Vil, Vih, Vol y Voh. Para
los circuitos CMOS, el rango de las tensiones de entrada (Vil) que representan un nivel lógico
BAJO (0 logico) valido va de 0V a 1.5V para la lógica de +5V y de 0 V a 0.8V para la lógica
de 3.3V. El rango de las tensiones de entrada (Vm) que pueden representar un nivel ALTO
(1 logico) va de 3.5V a 5V para la lógica de 5V y de 2V a 3.3V para la lógica de 3.3V, el
rango de valores entre 1.5V y 3.5 para la lógica de 5V y el rango de 0.8V a 2V para la lógica
de 3.3V son regiones de funcionamiento no predecibles, y los valores comprendidos en
dichos rangos no están permitidos. Cuando una tensión de entrada se encuentra en uno de
estos rangos, puede ser interpretada como un nivel ALTO o un nivel BAJO por el circuito
lógico. Por tanto, las compuertas CMOS no pueden funcionar de forma fiable cuando las
tensiones se encuentran dentro de uno de estos rangos no predecibles.

Los rangos de las tensiones de salida CMOS (Vol y Voh) para las lógicas de 5V y
3.3V.obseve que la tensiones de salida mínima a nivel ALTO, Vohmin es mayot que la
tensión de entrada mínima a nivel ALTO, Vihmin: y que la tensión de salida máxima a nivel
BAJO, Volmax es menor que la tensión de entrada máxima a nive bajo Vilmax
 ING. ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

Figura 1
 ING. ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

NIVELES LOGICOS TTL

Al igual que los dispositivos CMOS, existen cuatro especificaciones diferentes para los
niveles lógicos: Vil, Vih,Vol y Voh

Figura 2

INMUNIDAD AL RUIDO
El ruido es una tensión no deseada que se induce en los circuitos eléctricos y que puede ser
una amenaza para el correcto funcionamiento del circuito. Los cables y otros conductores
internos del sistema pueden captar las radiaciones electromagnéticas de alta frecuencia de
los conductores adyacentes, en los que las corrientes varían rápidamente, o de otras fuentes
externas al sistema. También las fluctuaciones de tensión de la línea de alimentación son
una forma de ruido de baja frecuencia. Para no verse afectados adversamente por el ruido,
los circuitos lógicos deben tener cierta inmunidad al ruido, que es la capacidad de tolerar
ciertas fluctuaciones de tensión no deseadas en sus entradas sin que cambie el estado de
salida. Por ejemplo, si la tensión de ruido en la entrada de una puerta CMOS con lógica de
+5 V hace que la tensión del nivel ALTO caiga por debajo de
 ING. ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

3,5 V, el funcionamiento no será predecible, puesto que se encuentra en la región de

operación no permitida (véase la Figura 1). Por tanto, la puerta puede interpretar la
fluctuación por debajo de 3,5 V como un nivel BAJO, como se ilustra en la Figura 3 (a). De
forma similar, si el ruido hace que la entrada de una puerta pase por encima de 1,5 V en el
nivel BAJO, se crea una condición indeterminada, como se ilustra en la parte (b).

Figura 3

MARGEN DE RUIDO
La medida de la inmunidad al ruido de un circuito se denomina margen de ruido, y se
expresa en voltios. Para un determinado circuito, se especifican dos valores de margen de
ruido: margen de ruido para el nivel ALTO (VNH) y margen de ruido para el nivel BAJO
(VNL). Estos parámetros se definen mediante las siguientes ecuaciones:
VNH = VOH(mín) − VIH(mín)
VNL = VIL(máx) − VOL(máx)
 ING. ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

En ocasiones, verá que el margen de ruido se expresa como un porcentaje de VCC. A partir
de la ecuación, puede ver que VNH es la diferencia entre la salida a nivel ALTO menor
posible de una puerta excitadora (VOH(mín)) y la entrada a nivel ALTO menor posible que
la puerta de carga puede tolerar (VIH(mín)). El margen de ruido VNL es la diferencia entre
la entrada a nivel BAJO máxima posible que la puerta puede tolerar (VIL(máx)) y la salida
a nivel bajo máxima posible de la puerta excitadora (VOL(máx)). Los márgenes de ruido se
ilustran en la Figura 4

Figura 4

DISIPACIÓN DE POTENCIA
Como se indica en la Figura 5 , por una puerta lógica circula corriente procedente de una
fuente de alimentación continua. Cuando el estado de salida de la puerta es un nivel ALTO,
circula la corriente ICCH, y cuando el estado de salida es un nivel BAJO, circula la
corriente ICCL. Veamos un ejemplo. Si se especifica una ICCH de 1,5 mA cuando VCC es
5 V, y si la puerta está en un estado de salida estático (no cambia) ALTO, la disipación de
potencia (PD) de la puerta es:
PD = VCCICCH = (5V)(1,5mA) = 7,5mW
Cuando se aplican impulsos a la puerta, su salida conmuta entre los estados ALTO y BAJO,
por lo que la corriente de alimentación varía entre ICCH e ICCL. La disipación de potencia
media depende del ciclo de trabajo y, usualmente, se especifica para un ciclo de trabajo del
50%. Cuando el ciclo de trabajo es el 50%, la salida está a nivel ALTO la
 ING. ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

mitad del tiempo, y la mitad restante está a nivel BAJO. Por tanto, la corriente de
alimentación media es:

La disipación de potencia es:

La disipación de potencia en un circuito TTL es esencialmente constante dentro de su rango

de frecuencias de operación. Sin embargo, la disipación de potencia en CMOS depende de
la frecuencia. En condiciones de estática (DC) es extremadamente baja y aumenta cuando
aumenta la frecuencia. En las curvas generales de la Figura 6 se muestran estas
características. Por ejemplo, la disipación de potencia de una puerta
TTL Schottky de bajo consumo es 2,2 mW siempre (constante). La disipación de potencia
de una puerta HCMOS es 2,75 μW bajo condiciones estáticas y 170 μW a 100 kHz

Figura 6

RETARDO DE PROPAGACIÓN
Como ilustra la Figura 7, cuando una señal pasa (se propaga) a través de un circuito lógico,
siempre experimenta un retardo temporal. Un cambio del nivel de salida siempre se produce
un cierto tiempo, llamado retardo de propagación, después de que se ha realizado el cambio
de nivel en la entrada.
 ING. ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

Tphl: es el tiempo entre un determinado punto del impulso de entrada y el correspondiente

punto del impulso de salida, cuando la salida cambia de nivel ALTO a nivel BAJO.
Tplh: es el tiempo entre un determinado punto del impulso de entrada y el correspondiente
punto del impulso de salida, cuando la salida cambia de nivel BAJO a nivel ALTO.

Figura 7

De la figura 8 se ilustran estos retardos de propagación, utilizando como referencias los

puntos del 50% de los flancos de los impulsos
El retardo de propagación de una puerta limita la frecuencia a la que puede trabajar. Cuanto
mayor es el retardo de propagación, menor es la frecuencia máxima. Luego un circuito de
mayor velocidad tendrá un retardo de propagación menor. Por ejemplo, una puerta con un
retardo de 3 ns es más rápida que otra que tenga un retardo de 10 ns.

Figura 8
 ING. ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

CARGA CMOS.
La carga en CMOS difiere de la de TTL en que el tipo de transistores empleado en la
Lógica CMOS presenta una carga predominantemente capacitiva a la puerta excitadora,
como ilustra la Figura 9. En este caso, las limitaciones vienen dadas por los tiempos de
carga y descarga asociados con la resistencia de salida de la puerta excitadora y la
capacitancia de entrada de las puertas de carga. Cuando la salida de la puerta excitadora
está a nivel ALTO, la capacitancia de entrada de la puerta de carga se carga a través de la
resistencia de salida de la puerta excitadora. Cuando la salida de la puerta excitadora está a
nivel BAJO, la capacidad se descarga, como se indica en la Figura 9. Cuando se añaden
más entradas de puertas de carga a la salida de la puerta excitadora, la capacitancia total
aumenta, puesto que las capacitancias de entrada están en paralelo. Este aumento de la
capacitancia aumenta los tiempos de carga y de descarga, por lo que se reduce la frecuencia
máxima a la que la puerta puede funcionar. Por tanto, el fan-out de una puerta CMOS
depende de la frecuencia de operación. Cuantas menos entradas de carga haya, mayor será
la frecuencia máxima.
Figura 9

CARGA TTL
Una puerta excitadora TTL entrega (fuente) corriente a las entradas de las puertas de
carga en el estado ALTO (IIH) y absorbe corriente (sumidero) de las puertas de carga en el
estado BAJO (IIL). En la Figura 10 se ilustran de forma simplificada el funcionamiento
como fuente de corriente y como sumidero de corriente, donde las resistencias representan
las resistencias internas de entrada y salida de la puerta para ambas condiciones.
 ING. ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

Figura 10

Cuantas más puertas de carga se conectan a la puerta excitadora, mayor es la carga de la

misma. La corriente de fuente total aumenta con cada puerta de carga que se añade, como
se muestra en la Figura 11. Al aumentar esta corriente, la caída de tensión interna de la
puerta excitadora aumenta, haciendo que la tensión de salida VOH disminuya. Si se conecta
un número excesivo de puertas de carga, la tensión VOH cae por debajo de su valor
mínimo, VOH(mín), reduciéndose el margen de ruido del nivel ALTO, lo que compromete
el funcionamiento del circuito. También ocurre que, cuando la corriente de fuente aumenta,
la disipación de potencia de la puerta excitadora aumenta.

Figura 11
 ING. ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

El fan-out es el número máximo de entradas de carga que se pueden conectar sin afectar
adversamente a las características de operación especificadas de la puerta. Por ejemplo, las
TTL Schottky de bajo consumo (LS) tienen un fan-out de 20 unidades de carga. Una
entrada de la misma familia lógica que la puerta excitadora se llama unidad de carga. La
corriente total de sumidero también aumenta con cada entrada de carga que se añade, como
muestra la Figura 12 . Al aumentar esta corriente, la caída de tensión interna de la puerta
excitadora aumenta, haciendo que VOL aumente. Si se añade un número demasiado grande
de cargas, VOL se hará mayor que VOL(máx), reduciéndose el margen de ruido para el
nivel BAJO. En TTL, la capacidad de la corriente de sumidero (estado de salida a nivel
BAJO) es el factor más crítico en la determinación del fan-out.

Figura 12
 ING. ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

COMPARACIÓN DE LAS PRESTACIONES CMOS Y TTL

Comparación de los principales parámetros de funcionamiento de varias familias de

circuitos integrados 74XX

COMPARACIÓN DE ECL CON TTL Y CMOS

Comparación de los parámetros de funcionamiento de la serie ECL con las familias F y AHC
 ING. ELECTRÓNICA
SISTEMAS DIGITALES II
ING. MARIN THAMES JOSE ARTURO

Referencias

http://electronica.ugr.es/~amroldan/deyte/cap13
Fundamentos de sistemas digitales -Thomas L. Floyd
Sistemas digitales -Ronald J. Tocci