1. ¿PARA QUÉ ESTÁ
¿CUÁL ES LA
DISEÑADA LA MEMORIA
CACHE?
Está diseñado
especialmente para servir
al apropiado y organizado
almacenamiento de
información en una
computadora. Su función
es básicamente mantener
de manera temporal y
accesible aquellos datos
que son requeridos para
realizar determinadas
funciones o tareas. Esta
disponibilidad permite que
cada programa o archivo
tenga inmediato acceso a
la información necesaria y
pueda así dedicarse a subir
el nivel de eficiencia de las
funciones normales. De tal
modo, la memoria
principal cuenta con una
gran ayuda que le permite
adquirir mayor velocidad
de desempeño y mejores
resultados por fuera de sus
limitadas capacidades.
2. ¿CUÁLES SON LAS
CARACTERÍSTICAS DE LA
MEMORIA CACHE?
 El objetivo de la cache
es lograr que la velocidad
de la memoria sea lo más
rápido
 Los diferentes tipos de
cache se organizan por
niveles formando una
jerarquía.
 Se encuentra en el
procesador ase e acelera
la velocidad de
procesamiento al tener la
memoria cache
 Permite traducir una
dirección de RAM en una
línea de cache concreta
3. MENCIONE 4.
CARACTERISTICAS DE LA COMPOSICIÓN INTERNA
MEMORIA OPTANE DE LA MEMORIA CACHE?
 No funciona con  Caché Inclusivo: Los
nanotubos (las nano flash datos solicitados se
sí), y su fabricación es quedan en la memoria
mucho más sencilla. caché de procedencia.
 Mas económicas  Caché Exclusivo: Los
 Densidad mayor datos solicitados se
(aproximadamente mil eliminan de la memoria
veces más comparadas caché de procedencia una
con las NANDFLASH). Mas vez transferidos al nuevo
almacenamiento en nivel.
menor espacio.
 Menor consumo 5. ¿CÓMO SE
energético DETERMINA LAS
 Puede trabajar como PRESTACIONES DEL
super cache. SISTEMA DE MEMORIA?
 Se planifica que llegara La prestación de memoria
a velocidades de está determinada por
transmisión de datos  Ancho de banda
iguales a las memorias  Latencia
RAM.
6. ¿CUÁLES SON LOS
NIVELES DE MEMORIA
CACHE?
Existen varios niveles de Depende del tiempo de que la memoria 13. MENCIONE LAS
memoria caché. ciclo de los circuitos de proporciona dicho dato. DIFERENCIAS ENTRE LA
memoria, del número de MEMORIA SRAM Y DRAM
 Cachés on-chip: 11. QUE ES ANCHO DE
bits que proporciona la
BANDA  SRAM
Dentro del mismo circuito
memoria en cada acceso
integrado del procesador Numero de bytes por Son más rápidas
(ancho de la memoria) y la
 Caches off- chip: Fuera unidad de tiempo que es Está constituido por una
anchura de los buses que
del mismo circuito capaz de transferir el celda
conectan el procesador y
integrado del procesador sistema de memoria.
la memoria. Consta de 6 transistores
7. ¿CÓMO SE PUEDE
REDUCIR LA LATENCIA Y 9. DE QUÉ DEPENDE 12. ¿CUÁLES SON LOS por bit
EQUILIBRAR EL RITMO LATENCIA TIPOS DE MEMORIA
 DRAM
DEL PROCESADOR? SEMICONDUCTORAS
Depende del tiempo de Tienen mayor capacidad
 Pueden PARA CONFIGURAR LA
acceso a los chips de de almacenamiento
implementarse estrategias MEMORIA PRINCIPAL?
memoria y de los retardos
en el procesador para  Las memorias SRAM Está constituido por un
entre el procesador y la
tolerar los retardos de la (static random access transistor por bit
memoria
memoria memory): cada celda está
10. QUE ES LATENCIA constituida por un Menor coste y consumo
 Mejorar las
biestable. que las SRAM
prestaciones del sistema Tiempo que transcurre
de memoria desde que el procesador  Las memorias DRAM 14. ¿POR QUÉ LAS
8. DE QUE DEPENDE EL inicia el acceso a la (dynamic random Access MEMORIAS PRINCIPALES
ANCHO DE BANDA memoria, situando la memory): consta de un ESTÁN CONSTITUIDAS
(THROUGHPUT- dirección de las líneas transistor que funciona POR LAS MEMORIAS
RENDIMIENTO) correspondientes hasta como condensador. DRAM?
Debido a la necesidad de
disponer de una memoria
principal suficientemente
grande y unos costes y
niveles de consumo
razonables.
15. ¿CÓMO SE PODRÍA
CONFIGURAR LAS
MEMORIAS SRAM PARA
QUE SEA IGUAL A LAS
MEMORIAS DRAM?
Para configurar una
memoria SRAM con la
misma capacidad que una
memoria DRAM actual
haría falta 16 veces el
número de chips que
necesitan para la memoria
DRAM. Siendo el coste por
bit de la memoria SRAM
entre 8 y 16 veces el de la
memoria DRAM.
16. ¿PORQUE ESTÁN
MULTIPLEXADAS LAS
DIRECCIONES DE LAS
MEMORIAS DRAM?
¿CÓMO SE IDENTIFICA EL
USO QUE HACE LAS
LÍNEAS DE DIRECCIÓN?
Las líneas de direcciones
están multiplexadas
porque presentan una
mayor cantidad de celdas
en los circuitos de la
memoria. Para identificar
el uso que hace cada línea
presenta dos líneas
adicionales (RAS Y CAS).
17. ENUMERE LOS
TIEMPOS
CARACTERÍSTICOS DE
UNA MEMORIA DRAM
 Trc: tiempo de ciclo
aleatorio
 Trac: tiempo de acceso
desde la RAS#
 Tcac: tiempo de acceso
desde la CAS#
 Tcs: tiempo set-up de
fila
 Tcs: tiempo set-up de
la columna (desde la
dirección columna está en
los terminales hasta CAS
ACTIVA)
 Tpr: tiempo set-up de
columna (desde que
desactiva RAS)
18. ¿Qué tiempo está
relacionado con el ancho
de banda que puede
proporcionar un circuito
de memorias DRAM?
Es el tiempo de ciclo del
chip Trc, el cual está dada
por la suma del tiempo de
acceso y el tiempo de
precarga (Tras+Tpr).
19. MENCIONE LAS DOS
PROPUESTAS OFRECIDAS
PARA MEJORAR EL
ANCHO DE BANDA DE LAS
MEMORIAS DRAM
Son dos
 Localidad espacial
 Localidad temporal
20. ¿QUÉ ES LOCALIDAD
ESPACIAL?
Significa que si se genera
un acceso a una dirección
de memoria determinada
es muy probable que el
siguiente acceso a
memoria se refiera a la
dirección siguiente
21. ¿QUÉ ES LOCALIDAD
TEMPORAL?
Implica que, si se genera
un acceso a una dirección
de memoria determinada,
es muy probable que ese
acceso se vuelva a repetir
transcurrido un cierto
número de acceso a otras
direcciones.
22. MENCIONE LAS
DIFERENTES
ARQUITECTURAS
DRAM: FPM DRAM, EDO
DRAM, SDRAM y RDRAM
23. ¿CÓMO FUNCIONA LA
FPM DRAM?
Se mantiene constante la
dirección de fila y se leen
consecutivamente los
datos de varias columnas
desde los amplificadores
24. DIFERENCIA ENTRE
MEMORIA EDO DRAM Y
FPM DRAM
Con respecto a la FPM
DRAM se añade un latch
entre los amplificadores y
los terminales de salida del
chip de DRAM
25. CARACTERÍSTICA
PRINCIPAL DE LA
ARQUITECTURA SDRAM
Las memorias SDRAM
disponen de una interfaz
síncrona que hace que la
memoria DRAM 28. ¿CUÁLES SON LAS 31. ¿QUÉ ES NECESARIO
intercambie las señales de PROPUESTAS PARA QUE UN
control con el controlador ANUNCIADAS POR LOS PROCESADOR PUEDA
de memoria usando una FABRICANTES QUE PROCESAR LAS
señal de reloj SUPONEN CAMBIOS EN EL INSTRUCCIONES DE
NÚCLEO DEL CIRCUITO DE PROGRAMA?
26. CARACTERÍSTICAS
MEMORIA?
RDRAM Para que un procesador
Están las memorias pueda procesar las
- Usa un bus de un byte de
FCRAM(Fujitsu) MoSys instrucciones del
ancho -Este bus usa una
DRAM VCRAM (NEC) programa a pleno
frecuencia de reloj de 300
rendimiento es preciso
MHz -Permite transferir 29. DIFERENCIA ENTRE
que la memoria
600 Mbytes/s - Cada EDO Y BEDO DRAM
proporcione las
circuito de memoria
En la bedo DRAM se añade instrucciones y los datos
RDRAM de 64 Mbits se
un registro interno que cuando son necesarios
divide en cuatro bancos
lleva la cuenta de los datos
32. ¿QUÉ CARACTERIZA A
27. ¿QUE MEJORAS a leer por cada acceso
LAS PRESTACIONES DE
OFRECE EL USO DE UN
30. ¿QUÉ MEJORA SE VE MEMORIA?
SISTEMA CON MEMORIA
EN LA DDR DRAM CON
DRDRAM? Las prestaciones de la
RESPECTO A LA SDRAM?
memoria se caracterizan a
En los juegos se consiguen
Permite transferir datos partir del tiempo de
mejoras de 1% - 2% y en
tanto en el flanco de latencia y del ancho de
aplicaciones gráficas del
subida como en el flanco banda.
orden de un 10% - 15%
de bajada del reloj de
sincronización
El tiempo de latencia es el
retardo entre que se
solicita acceder a una
palabra de memoria y se
termina dicho acceso, bien
porque se tiene la palabra
en el caso de una lectura,
bien porque se ha
actualizado la palabra en
memoria en el caso de una
escritura. El ancho de
banda mide el número de
palabras por unidad de
tiempo que puede
proporcionar la memoria
una vez se ha accedido a la
primera.
33. ¿CÓMO DIFERENCIAS
EL TIEMPO DE LATENCIA Y
EL ANCHO DE BANDA?
Cuando el procesador
necesita acceder a un dato
solicitado al ejecutar una
instrucción de carga, la
magnitud que hay que
tener en cuenta es la MEJORA DE
latencia de memoria. Si de PRESTACIONES?
lo que se trata es de
La mejora de prestaciones
acceder a un bloque de
que ofrecen está
memoria principal que
relacionada
pasa a cache, interesa
fundamentalmente con el
tener en cuenta el ancho
ancho de banda que
de banda.
proporcionan los circuitos
34. ¿QUÉ TÉCNICAS de memoria más que con
EXISTEN PARA REDUCIR los tiempos de acceso, que
LA TASA DE FALLOS? disminuyen mucho más
lentamente y a un ritmo
Las técnicas de
menor que la velocidad de
precaptación (que
los procesadores.
también requieren o
pueden beneficiarse de 36. ¿CUÁL ES LA CLAVE EN
ciertos recursos en el LA MEJORA DEL ANCHO
procesador) y otras DE BANDA DE LAS
técnicas de optimización ARQUITECTURAS DE LAS
de código como la mezcla MEMORIAS DDRAM?
de arrays, la fusión de
La clave está en
bucles, o las operaciones
aprovechar la localidad de
con submatrices
los accesos a memoria
(blocking).
principal, ya que, dado que
35. ¿CON QUE ESTÉ se dispone de caches,
RELACIONADA LA usualmente se accede a
memoria para leer o
escribir, no una palabra,
sino una línea de cache
completa cuyos elementos
están en posiciones
contiguas.
37. ¿CÓMO SE LLEVA A
CABO UNA
TRANSFERENCIA DE
DATOS ENTRE EL
PROCESADOR Y LA
MEMORIA?
Una transferencia de datos
entre el procesador y la
memoria (el controlador
de memoria) se lleva a
cabo intercambiando una
serie de señales de datos,
direcciones y control a lo
largo de uno o varios ciclos
de reloj.
38. ¿QUÉ ES UN CICLO DE
BUS?
El conjunto de ciclos 40. ¿QUÉ TIPOS DE
necesario para realizar una ARQUITECTURAS DDRAM
transferencia entre el PARA CONFIGURAR LA
procesador y la memoria MEMORIA PRINCIPAL
(entre el procesador y el EXISTEN?
controlador de memoria  FPM
que, a su vez se tiene que  EDO
comunicar con el propio  BEDO
circuito de memoria) se  SDRAM
denomina ciclo de bus.  DDR
39. ¿QUÉ TIPOS DE CICLOS  DDR2
DE BUS EXISTEN?
Existen ciclos de bus
específicos, como los ciclos
burst o a ráfagas, en los
que el procesador sólo
genera la dirección de una
palabra dentro de la línea,
e indica, con las
correspondientes señales
de control, que desea
todas las palabras de la
línea en la que se incluye la
dirección que ha
proporcionado.