UNIVERSIDAD NACIONAL MAYOR DE

SAN MARCOS
Universidad del Perú, Decana de América
Facultad de Ingeniería Electrónica

ESCUELA ACADÉMICA:
19.1

ASIGNATURA:
Microelectrónica

TEMA:
Laboratorio 1 - Informe previo N°1

DOCENTE:
Dr. Ruben Alarcón Matut

ALUMNA:
Flores Solís Marco Antonio 14190084

FECHA:
15 de Abril del 2019
6) Diseñar en cascada la función G mediante la función F, usando el estilo DINAMICO CMOS
DOMINO. Use el DT dado.

G ( X 1, X 2, X 3 )=F xor X 3
F ( X 1, X 2 )=X 1 xor X 2
Tabla de verdad:

X3 X2 X1 F G
0 0 0 0 0

0 0 1 1 1
0 1 0 1 1

0 1 1 0 0
1 0 0 0 1

1 0 1 1 0
1 1 0 1 0

1 1 1 0 1

PULL-DOWN:

G ( X 1, X 2, X 3 )=F xor X 3
F ( X 1, X 2 )=X 1 xor x 2
LAYOUT:
SIMULACION:

8) Compruebe la obtención del layout mostrado mediante los gráficos de Euler.

Dado su diagrama de STICK simplificado CMOS estático, interprete dicho diagrama, dibuje el
circuito esquemático de transistores y obtenga la función lógica de salida. Verifique mediante su
tabla de funcionamiento.

GRAFICOS DE EULER:
PULL-UP:

OUT = Á ( B́+ Ć D́)

PULL-DOWN:
´ + D)
´ = A + B(C
OUT
TABLA DE VERDAD:

A B C D OUT

0 0 0 0 1
0 0 0 1 1

0 0 1 0 1
0 0 1 1 1

0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0

1 0 0 0 0
1 0 0 1 0

1 0 1 0 0
1 0 1 1 0

1 1 0 0 0
1 1 0 1 0

1 1 1 0 0
1 1 1 1 0

LAYOUT:

SIMULACION: