Está en la página 1de 11

1.

1 OBJETIVO GENERAL

Realizar los distintos diseños, con sus respectivas simulaciones y armar los circuitos lógicos

1.2 OBJETIVO ESPECIFICO

 Entender el funcionamiento de las funciones lógicas básicas


 Analizar y comprender cada problema utilizando los mapas de Karnaugh
 Realizar las simulaciones de los circuitos
 Realizar su respectiva conexión en protoboard de los diferentes circuitos

2. Introducción

A finales del siglo XIX un matemático inglés llamado George Boole desarrolló unas reglas de
cálculo para aplicar a la lógica deductiva. En 1939, Claude Shanon estableció la interrelación
entre el álgebra de Boole y los circuitos de conmutación, desarrolló circuitos que ejecutaban las
operaciones booleanas elementales, y demostró que la combinación de circuitos podía
representar operaciones aritméticas y lógicas complejas. Además demostró que el álgebra de
Boole se podía utilizar para simplificar circuitos conmutadores. A partir de entonces el álgebra
de Boole se ha utilizado para el diseño de los circuitos digitales

Los sistemas digitales se basan en la teoría de conjuntos y el álgebra de Boole, haciendo que
esté soportada mediante una cantidad suficiente de teoremas y postulados que permiten
trabajar con el sistema binario en donde el universo digital de números se reduce a sólo 0s y 1s.
De esta forma es relativamente fácil trabar la electrónica digital en el sistema binario ya que este
solamente se utilizan dos guarismos: el 0 y el 1 para representar las cantidades, de ahí su
denominación de binario.

3. Marco teórico

3.1 Los sistemas lógicos Combinacionales

Son referidas al algebra booleana y el uso de estos signos lógicos es esencial en el desarrollo del
algebra booleana, y esta, a su vez, e básica para el análisis y diseño de los circuitos electrónicos
digitales. Estos circuitos son sistemas físicos reales que utilizan componentes electrónicos que
realizan grandes cantidades de operaciones lógicas a muy altas velocidades mediante la
aplicación de pequeños voltajes que se interpretan como 1, para indicar la presencia de un
voltaje (+V), y 0 para la ausencia de voltaje (0 V).

3.2 Puertas lógicas elementales

Puertas lógicas elementales. Una puerta lógica es un elemento que toma una o más señales
binarias de entrada y produce una salida binaria función de estas entradas. Cada puerta lógica
se representa mediante un símbolo lógico. Hay tres tipos elementales de puertas: AND, OR y
NOT
3.2.1 Compuerta OR

La operación OR es la primera de las tres operaciones booleanas básicas, donde el único caso
donde x es un 0 es cuando ambas son 0, la expresión booleana para la operación OR es x=A+B

Figura 1. Tabla de verdad y simbología estándar de la compuerta OR

3.2.2Compuerta AND

La operación AND es la segunda operación básica booleana, haciendo que para cualquier caso
en que una de las entradas es 0, la salida es 0, de manera que la expresión booleana AND es x=A.
B

Figura 2. Tabla de verdad y simbología estándar de la compuerta AND

3.2.3Compuerta NOT

En este operador para una entrada A entregará a la salida la negación o mejor conocido como
el complemento de A, donde este operador NOT o inversor solamente posee una entrada y una
salida.

Figura 3. Tabla de verdad y simbología convencional de la compuerta NOT


3.3 Mapas de Karnaugh

Los mapas de Karnaugh reducen la necesidad de hacer cálculos extensos para la simplificación de
expresiones booleanas, aprovechando la capacidad del cerebro humano para el reconocimiento de
patrones y otras formas de expresión analítica, permitiendo así identificar y eliminar condiciones
muy inmensas.
El mapa de Karnaugh consiste en una representación bidimensional de la tabla de verdad de la
función a simplificar. Puesto que la tabla de verdad de una función de N variables posee 2 N filas, el
mapa K correspondiente debe poseer también 2N cuadrados. Las variables de la expresión son
ordenadas en función de su peso y siguiendo el código Gray, de manera que sólo una de las variables
varía entre celdas adyacentes. La transferencia de los términos de la tabla de verdad al mapa de
Karnaugh se realiza de forma directa, albergando un 0 ó un 1, dependiendo del valor que toma la
función en cada fila. Las tablas de Karnaugh se pueden fácilmente realizar a mano con funciones de
hasta 6 variables, para funciones de mayor cantidad de variables es más eficiente el uso de software
especializado.

Figura 4. Mapas de Karnaugh


4. Desarrollo

PROBLEMA 1:

Un sistema tiene en su entrada un número binario, N, de cuatro bits y a su salida, posee dos
motores M1 y M2. M1 se activa si 8< 𝑁 ≤ 12. M2 permanece desactivado si N es cero o
múltiplo de 4. Obtenga las tablas de verdad y las funciones lógicas para cada motor.

Tabla de verdad

A B C D M1 M2

0 0 0 0 0 0 0

1 0 0 0 1 0 1

2 0 0 1 0 0 1

3 0 0 1 1 0 1

4 0 1 0 0 0 0

5 0 1 0 1 0 1

6 0 1 1 0 1 1

7 0 1 1 1 1 1

8 1 0 0 0 1 0

9 1 0 0 1 1 1

10 1 0 1 0 1 1

11 1 0 1 1 1 1

12 1 1 0 0 1 0

13 1 1 0 1 0 1

14 1 1 1 0 0 1

15 1 1 1 1 0 1

Funciones lógicas simplificadas mediante Karnaugh

𝐶̅ 𝐷
̅ 𝐶̅ 𝐷 𝐶𝐷 𝐶̅
𝐷
M1
00 01 11 10

𝐴̅ ̅
𝐵 00 0 0 0 0

𝐴̅ 𝐵 01 0 0 1 1

𝐴𝐵 11 1 0 0 0

𝐴 𝐵̅ 10 1 1 1 1
𝑴𝟏 = 𝑨 𝑩 ̅ 𝑩 𝑪 + 𝑨 ̅𝑪 𝑫
̅+ 𝑨 ̅

𝐶̅ 𝐷
̅ 𝐶̅ 𝐷 𝐶𝐷 𝐶̅
𝐷
M2
00 01 11 10

𝐴̅ ̅
𝐵 00 0 1 1 1

𝐴̅ 𝐵 01 0 1 1 1

𝐴𝐵 11 0 1 1 1

𝐴 𝐵̅ 10 0 1 1 1

𝑴𝟐 = 𝑫 + 𝑪

Simulación Circuito 1
PROBLEMA 2:

Se tiene un comparador de dos números (A y B) de tres bits cada uno. Las salidas (S0, S1 y S2)
toman el valor lógico de "1" cuando A>B, A<B y A=B, respectivamente.

A B A>B A<B A=B

A B C D E F 𝐒𝟎 𝐒𝟏 𝐒𝟐

0 0 0 0 0 0 0 0 0 1

1 0 0 0 0 0 1 0 1 0

2 0 0 0 0 1 0 0 1 0

3 0 0 0 0 1 1 0 1 0

4 0 0 0 1 0 0 0 1 0

5 0 0 0 1 0 1 0 1 0

6 0 0 0 1 1 0 0 1 0

7 0 0 0 1 1 1 0 1 0

8 0 0 1 0 0 0 1 0 0

9 0 0 1 0 0 1 0 0 1

10 0 0 1 0 1 0 0 1 0

11 0 0 1 0 1 1 0 1 0

12 0 0 1 1 0 0 0 1 0

13 0 0 1 1 0 1 0 1 0

14 0 0 1 1 1 0 0 1 0

15 0 0 1 1 1 1 0 1 0

16 0 1 0 0 0 0 1 0 0

17 0 1 0 0 0 1 1 0 0

18 0 1 0 0 1 0 0 0 1

19 0 1 0 0 1 1 0 1 0

20 0 1 0 1 0 0 0 1 0

21 0 1 0 1 0 1 0 1 0

22 0 1 0 1 1 0 0 1 0

23 0 1 0 1 1 1 0 1 0

24 0 1 1 0 0 0 1 0 0
25 0 1 1 0 0 1 1 0 0

26 0 1 1 0 1 0 1 0 0

27 0 1 1 0 1 1 0 0 1

28 0 1 1 1 0 0 0 1 0

29 0 1 1 1 0 1 0 1 0

30 0 1 1 1 1 0 0 1 0

31 0 1 1 1 1 1 0 1 0

32 1 0 0 0 0 0 1 0 0

33 1 0 0 0 0 1 1 0 0

34 1 0 0 0 1 0 1 0 0

35 1 0 0 0 1 1 1 0 0

36 1 0 0 1 0 0 0 0 1

37 1 0 0 1 0 1 0 1 0

38 1 0 0 1 1 0 0 1 0

39 1 0 0 1 1 1 0 1 0

40 1 0 1 0 0 0 1 0 0

41 1 0 1 0 0 1 1 0 0

42 1 0 1 0 1 0 1 0 0

43 1 0 1 0 1 1 1 0 0

44 1 0 1 1 0 0 1 0 0

45 1 0 1 1 0 1 0 0 1

46 1 0 1 1 1 0 0 1 0

47 1 0 1 1 1 1 0 1 0

48 1 1 0 0 0 0 1 0 0

49 1 1 0 0 0 1 1 0 0

50 1 1 0 0 1 0 1 0 0

51 1 1 0 0 1 1 1 0 0

52 1 1 0 1 0 0 1 0 0

53 1 1 0 1 0 1 1 0 0

54 1 1 0 1 1 0 0 0 1

55 1 1 0 1 1 1 0 1 0
56 1 1 1 0 0 0 1 0 0

57 1 1 1 0 0 1 1 0 0

58 1 1 1 0 1 0 1 0 0

59 1 1 1 0 1 1 1 0 0

60 1 1 1 1 0 0 1 0 0

61 1 1 1 1 0 1 1 0 0

62 1 1 1 1 1 0 1 0 0

63 1 1 1 1 1 1 0 0 1

𝑨 > 𝑩 = 𝐒𝟎
𝐴 > 𝐵 = S0 ̅ ̅𝐸 ̅𝐹
𝐷 ̅ ̅𝐸 𝐹
𝐷 ̅𝐸𝐹
𝐷 ̅ 𝐸 ̅𝐹
𝐷 𝐷 ̅𝐸 ̅𝐹 𝐷 ̅𝐸 𝐹 𝐷𝐸𝐹 𝐷 𝐸 ̅𝐹
000 001 011 010 100 101 111 110

𝐴̅ ̅
𝐵 ̅𝐶 000 0 0 0 0 0 0 0 0

𝐴̅ ̅
𝐵𝐶 001 1 0 0 0 0 0 0 0

𝐴̅ 𝐵 𝐶 011 1 1 0 1 0 0 0 0

𝐴̅ 𝐵 ̅𝐶 010 1 1 0 0 0 0 0 0

𝐵 ̅𝐶
𝐴̅ 100 1 1 1 1 0 0 0 0

𝐴 𝐵̅ 𝐶 101 1 1 1 1 1 0 0 0

𝐴𝐵𝐶 111 1 1 1 1 1 1 0 1

𝐴 𝐵 ̅𝐶 110 1 1 1 1 1 1 0 0

̅ + 𝑩𝑫
𝐒𝟎 = 𝑨 𝑫 ̅𝑬̅+𝑨𝑩𝑬
̅+𝑪𝑫
̅𝑬̅𝑭
̅+𝑩𝑪𝑫
̅𝑭̅+𝑨𝑪𝑬
̅𝑭̅+𝑨𝑩𝑪𝑭
̅

𝑨 < 𝑩 = 𝐒𝟏
𝐴 < 𝐵 = S1 ̅ ̅𝐸 ̅𝐹
𝐷 ̅ ̅𝐸 𝐹
𝐷 ̅𝐸𝐹
𝐷 ̅ 𝐸 ̅𝐹
𝐷 𝐷 ̅𝐸 ̅𝐹 𝐷 ̅𝐸 𝐹 𝐷𝐸𝐹 𝐷 𝐸 ̅𝐹
000 001 011 010 100 101 111 110

𝐴̅ ̅
𝐵 ̅𝐶 000 0 1 1 1 1 1 1 1

𝐴̅ ̅
𝐵𝐶 001 0 0 1 1 1 1 1 1

𝐴̅ 𝐵 𝐶 011 0 0 0 0 1 1 1 1
𝐴̅ 𝐵 ̅𝐶 010 0 0 1 0 1 1 1 1

𝐵 ̅𝐶
𝐴̅ 100 0 0 0 0 0 1 1 1

𝐴 𝐵̅ 𝐶 101 0 0 0 0 0 0 1 1

𝐴𝐵𝐶 111 0 0 0 0 0 0 0 0

𝐴 𝐵 ̅𝐶 110 0 0 0 0 0 0 1 0

̅𝑫+𝑨
𝐒1 = 𝑨 ̅𝑩̅ 𝑬+𝑩
̅ 𝑫𝑬 +𝑨
̅𝑩 ̅𝑭+𝑨
̅𝑪 ̅𝑪̅𝑬𝑭+𝑩
̅𝑪̅𝑫𝑭+𝑪
̅𝑫𝑬𝑭

𝑨 = 𝐵 = S2
𝐴 = 𝐵 = S2 ̅ ̅𝐸 ̅𝐹
𝐷 ̅ ̅𝐸 𝐹
𝐷 ̅𝐸𝐹
𝐷 ̅ 𝐸 ̅𝐹
𝐷 𝐷 ̅𝐸 ̅𝐹 𝐷 ̅𝐸 𝐹 𝐷𝐸𝐹 𝐷 𝐸 ̅𝐹
000 001 011 010 100 101 111 110

𝐴̅ ̅
𝐵 ̅𝐶 000 1 0 0 0 0 0 0 0

𝐴̅ ̅
𝐵𝐶 001 0 1 0 0 0 0 0 0

𝐴̅ 𝐵 𝐶 011 0 0 1 0 0 0 0 0

𝐴̅ 𝐵 ̅𝐶 010 0 0 0 1 0 0 0 0

𝐵 ̅𝐶
𝐴̅ 100 0 0 0 0 1 0 0 0

𝐴 𝐵̅ 𝐶 101 0 0 0 0 0 1 0 0

𝐴𝐵𝐶 111 0 0 0 0 0 0 1 0

𝐴 𝐵 ̅𝐶 110 0 0 0 0 0 0 0 1

̅𝑩
𝐒2 = 𝑨 ̅𝑫
̅𝑪 ̅𝑬̅𝑭
̅+𝑨 ̅𝑩
̅ 𝑪𝑫
̅𝑬̅𝑭+𝑨 ̅𝑫
̅𝑩𝑪 ̅ 𝑬𝑭
̅+𝑨
̅𝑩𝑪𝑫
̅ 𝑬𝑭+𝑨𝑩
̅𝑪̅𝑫𝑬
̅𝑭̅
̅ ̅ ̅ ̅
+𝑨𝑩𝑪𝑫𝑬𝑭+𝑨𝑩𝑪𝑫𝑬𝑭+𝑨𝑩𝑪𝑫𝑬𝑭
Simulación Circuito 2

Codificación
5. Conclusiones
 La universalidad de compuertas tanto la NAND y NOR son más sencillas dcc construir,
haciendo que las personas que implementan este tipo de compuertas, se centran que las
ecuaciones que los describan usen sólo una de estas compuestas, permitiendo así que la
función se simplifica aún más.
 El primer circuito de las compuestas lógicas resultó bastante fácil, ya que este se redujo
de una manera considerable por el método de Karnaugh
 Comprobamos la equivalencia entre los circuitos, problema uno y dos, quedando así
también demostrada la universalidad de compuertas NAND son lo mismo con respecto a
las compuestas normales, en nuestro caso and.

5. BIBLIOGRAFÍA
[1] Sergio Franco. “Diseño con Amplificadores operacionales y circuitos integrados
analógicos”. Tercera Edición.
[2] Robert F. Coughlin Frederick F. Discoll, “Amplificadores operacionales y
circuitos integrados lineales”, Quinta Edición.
[3] Robert L. Boylestad, Louis Nashelsky. Teoría de circuitos (Sexta ed.). Pearson.
[4] Jorge Raul Villaseñor Gomez, Fredy Alberto Hernández Aguirre, Circuitos
Eléctricos y aplicaciones digitales, Segunda Edición.

También podría gustarte