Está en la página 1de 3

CONTENIDO DE ELECTRONICA DIGITAL I

1. Unidad I: INTRODUCCIÓN A LOS SISTEMAS DIGITALES (2,5 semanas)


1.1 Presentación del curso
1.2 Señales analógicas y digitales, ventajas y desventajas
1.3 Datos binarios, niveles lógicos, formas de onda, periodo, ciclo útil (2h)
1.4 Sistemas numéricos
Conteos en diferentes bases numéricas (10, 2, 8 y 16)
Conversiones entre sistemas numéricos
1.5 Aritmética en Bases Numéricas (2, 8 y 16)
Suma, resta, multiplicación y división (2h)
1.6 Complementos a r y a r-1
1.7 Resta por complementos
1.8 Números binarios con signo
Signo-Magnitud, Signo Complemento de 1 y Signo Complemento de 2
Rangos de representación (2h)
1.9 Operaciones aritméticas con números con signo
Suma, resta, multiplicación y división
1.10 Códigos binarios
BCD, suma en BCD
Código de Gray, ASCII y 7 Segmentos (2h)
1.11 Códigos para detección y corrección de error
Detección de error: paridad par e impar
Corrección de error: código de Hamming (2h)

2. Unidad II: HARDWARE DIGITAL (1 semana)


2.1 Compuertas lógicas (NOT, AND, OR, NAND, NOR, XOR)
2.2 Circuitos integrados
Tipos de encapsulados
Escalas de integración (2h)
Tecnologías de circuitos integrados (TTL y CMOS)
Proceso de fabricación de circuitos integrados (2h)
EVALUACIÓN 1 (Tema: Unidad 1) (2h)

3. Unidad III: LÓGICA BOOLEANA Y SIMPLIFICACIÓN DE FUNCIONES LÓGICAS (1,5 semanas)


3.1 Algebra de Boole
3.2 Teoremas y propiedades del Algebra de Boole
3.3 Teoremas de DeMorgan (2h)
3.4 Funciones Booleanas
3.5 Complemento de una función lógica
3.6 Formas canónicas y estándar (2h)
3.7 Minimización de funciones en el nivel de compuertas
Mapas de Karnaugh (de 2 a 5 variables)
Diseño combinatorio con condiciones No-Importa
Ejemplos aplicación (2h)
3.8. Consulta: Métodos de simplificación orientados al computador (Quine-McCluskey, otros)

Nota: A partir de este punto las temáticas deben ser desarrolladas utilizando Lenguajes de
Descripción de Hardware (Verilog y/o VHDL)
4. Unidad IV: DISPOSITIVOS LOGICOSPROGRAMABLES Y LENGUAJES DE DESCRIPCIÓN DE
HARDWARE (HDL) (2 semana)
4.1 Introducción a los dispositivos de lógica programable
PLDs (SPLD, CPLD) y FPGAs
Software para programación de dispositivos de lógica programable
Comprobación de tablas de verdad de compuertas lógicas en FPGA (4h)
4.2 Introducción a los lenguajes SystemVerilog y VHDL
Módulos
Simulación y Síntesis
Operadores bit a bit
Comentarios
Asignación condicional (2h)
Variables internas
Precedencia de operadores
Manejo de números en HDLs
Triestado y descripción de Buses
Unión o concatenación y separación o splitting (2h)

EVALUACIÓN 2 (Tema: Unidades 2 y 3) (2h)

5 Unidad V: SISTEMAS COMBINACIONALES (4 semanas)


5.1 Sumadores binarios básicos (HA y FA)
5.2 Sumadores paralelos de acarreo propagado (RCA) (2h)
5.3 Sumadores paralelos de acarreo anticipado (CLA)
5.4 Ejercicio de aplicación de sumadores (2h)
5.5 Comparadores de magnitud
5.6 Decodificadores
Decodificadores de 3 a 8 y de 4 a 16
Decodificador BCD a Decimal (2h)
Decodificador de BCD a 7-Segmentos
5.7 Codificadores
Codificador de Decimal a BCD
Codificador de 8 a 3 (2h)
5.8 Conversores de Código
Conversor de Binario a BCD y de BCD a Binario
Conversor de Binario a Gray y de Gray a Binario (2h)
5.9 Multiplexores
5.10 Demultiplexores
5.11 Generadores/Verificadores de paridad (2h)
5.12 Aplicación de Sistemas Combinacionales (2h)
EVALUACIÓN 3 (Tema Unidades 4 y 5) (2h)

6 Unidad VI: ELEMENTOS BÁSICOS DE MEMORIA (1,5 semanas)


6.1 Latch SR (Set-Reset)
6.2 Circuito eliminador de rebotes
6.3 Latch SR con entrada de habilitación
6.4 Latch D con entrada de habilitación (2h)
6.5 Flip-Flop SR
6.6 Circuito detector de flanco
6.7 Flip-Flop D, J-K, T (2h)
6.8 Entradas asíncronas de inicialización (Preset) y borrado (Clear)
6.9 Características de operación de los Flip-Flops
6.10 Aplicaciones de los Flip-Flops
Almacenamiento de datos en paralelo
Divisores de Frecuencia (2h)

7 Unidad VII. DISEÑO SECUENCIAL (3 semanas)


7.1 Contador binario asíncrono
7.2 Contador binario sincrónico
7.3 Contador sincrónico de décadas (2h)
7.4 Contador binario ascendente/descendente
7.5 Diseño de secuencial sincrónico
Máquinas de estado tipo Mealy y tipo Moore (2h)
Aplicaciones de máquinas de estado (2h)
7.6 Diseño de contadores sincrónicos (Grey, BCD y Johnson)
7.7 Contadores en cascada (2h)

7.8 Aplicaciones de los contadores (2h)

EVALUACIÓN 4 (Tema Unidad 6) (2h)