TEMA 5: AMPLIFICADORES DE ENTRADA

DIFERENCIAL

Francisco J. Franco Peláez

d
Apuntes para uso en la asignatura Electrónica Analógica, impartida en la Ingeniería Superior

ri
Electrónica en la Facultad de Físicas de la Universidad Complutense de Madrid.

d
a
M
e
d
se
n
la
te
de
lu
os
p
m
n

s
m

.e
o
alu

m
C

c
de
d

.u
a
so

w
id
u

w
rs
ra

w
e
Pa
iv

/
:/
n
U

p
tt
h

1
Tema 5 Amplicadores de Entrada Diferencial

Índice
1. Nociones generales sobre amplicadores diferenciales 3
1.1. Denición y usos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

1.2. Modo común y diferencial . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

2. Pares diferenciales 6
2.1. Par diferencial con cargas resistivas . . . . . . . . . . . . . . . . . . . . . . . . . . 6

2.1.1. Tecnología Bipolar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

2.1.2. Tecnología CMOS / Transistores JFET . . . . . . . . . . . . . . . . . . . . 9

d
2.2. No idealidades en un par diferencial . . . . . . . . . . . . . . . . . . . . . . . . . . 12

ri
2.2.1. Corriente de polarización de la entrada . . . . . . . . . . . . . . . . . . . . 12

d
2.2.2. Tensión de oset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

a
M
2.2.3. Corriente máxima de salida . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.2.4. Impedancia de entrada y salida . . . . . . . . . . . . . . . . . . . . . . . . 14

e
2.2.5. Frecuencia máxima de trabajo . . . . . . . . . . . . . . . . . . . . . . . . . 14

d
2.3. Pares diferenciales con carga activa . . . . . . . . . . . . . . . . . . . . . . . . . . 14
se
2.3.1. Tecnología bipolar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
n
la

2.3.2. Tecnología CMOS/JFET . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

te
de

2.3.3. Mejoras de los pares diferenciales con carga activa . . . . . . . . . . . . . . 19

lu

2.3.4. Uso de pares diferenciales como amplicadores operacionales . . . . . . . . . 20

os
p
m
n

s
m

.e
o
alu

m
C

c
de
d

.u
a
so

w
id
u

w
rs
ra

w
e
Pa
iv

/
:/
n
U

p
tt
h

Electrónica Analógica Ingeniería Superior en Electrónica 2

Tema 5 Amplicadores de Entrada Diferencial

Figura 1: Esquema básico de funcionamiento de un amperímetro. La tensión de salida puede ser

recogida por un conversor A/D y procesada por un microcontrolador.

d
ri
1. Nociones generales sobre amplicadores diferenciales

d
a
M
1.1. Denición y usos

e
d
Un amplicador diferencial es un dispositivo con dos entradas cuya salida es proporcional a la

diferencia de tensión entre ambas. Esto quiere decir que la salida crece a medida que lo hace la tensión
se
aplicada en una entrada y decrece si aumenta la aplicada a la otra. Esto nos permite distinguirlas
n
la

entre sí pues la primera entrada se llama entrada no inversora en tanto que la segunda, entrada
te
de

inversora .
lu

En la gran mayoría de los casos, las señales de entrada son tensiones pero la salida puede ser bien
os
p
m
n

tensión, bien corriente. En el caso de que la salida sea tensión, ésta puede ser absoluta o diferencial.
s
m

.e

Finalmente, existe la posibilidad de que haya un términal adicional, llamado de referencia, cuyo
o
alu

m
C

valor se suma directamente a la salida. Éste sería el caso de los amplicadores de instrumentación,
c

que se estudiarán en temas posteriores.

de
d

.u
a

El uso de esta familia de amplicadores es variado. Por un lado, pueden utilizarse para medir
so

w
id

diferencias de tensión en el circuito, como es el caso de un amperímetro clásico. En este aparato, la

u

w
rs

corriente que alimenta un circuito crea una pequeña diferencia de tensión entre los extremos de una
ra

w
e

resistencia, que es medida por un amplicador diferencial y transmitida a un acondicionador de señal

Pa
iv

/
:/

(Fig. 1). En otros casos, nos permite eliminar el ruido en señales de baja calidad como se muestra
n
U

en Fig. 2, donde se le resta la tensión de referencia a una señal aparentemente inútil de tal modo
p
tt

que se regenera la señal correcta.

h

Sin embargo, uno de los usos más extendidos de los amplicadores diferenciales es la estabilización

de sistemas. Así, una de las entradas puede utilizarse para realimentar el sistema convirtiendo la salida

en una entrada más. Evidentemente, la realimentación debe ser negativa para que el sistema no sea
1
inestable . La otra entrada puede utilizarse para introducir la señal de interés. Básicamente, éste es

el principio fundamental de trabajo de la mayor parte de los circuitos lineales con un amplicador

operacional. En realidad, un amplicador operacional no es sino un amplicador diferencial con muy

1 ½Ojo!, no es lo mismo realimentación negativa que realimentación a través del terminal inversor. Casi siempre,

se usará este terminal para introducir la realimentación pero, en algunos casos, no se debe proceder de este modo.

Electrónica Analógica Ingeniería Superior en Electrónica 3

Tema 5 Amplicadores de Entrada Diferencial

(a) (b) (c)

Figura 2: Señal con alto nivel de ruido (a), señal de referencia (b) y señal regenerada al restar la
otras dos señales (c).

d
ri
d
a
M
Figura 3: Equivalente circuital de la tensión común y diferencial.

e
d
alta ganancia e impedancia de entrada innita.
se
n
la

1.2. Modo común y diferencial

te
de
lu

Sea VA la tensión aplicada a la entrada no inversora de un amplicador diferencial y VB la

os
p

tensión aplicada a la otra entrada. El objetivo de un amplicador diferencial es restar ambas señales
m
n

s
m

.e

y multiplicarlas por un valor mayor que cero. En este caso, salta a la vista que es conveniente denir
o
alu

una nueva tensión igual a:

m
C

1
VD = · (VA − VB ) (1)
c
de

2
d

.u
a

que llamaremos tensión o modo diferencial . Otra tensión de interés es la media aritmética de ambas
so

w
id

señales. Ésta se llama tensión o modo común y se calcula como:

u

w
rs
ra

1
e

VC = · (VA + VB ) (2)
Pa
iv

2
:/
n

Es trivial encontrar entonces la siguiente relación:

U

p
tt


 V =V +V
h

A C D
(3)
 V =V −V
B C D

Esto nos permite transformar un circuito en uno equivalente que tome en cuenta estas nuevas

deniciones (Fig. 3). En un amplicador diferencial ideal, es conveniente que la salida solo dependa

de VD y no de VC . Sin embargo, esto no suele ser posible. Así, si suponemos que la salida es de

Electrónica Analógica Ingeniería Superior en Electrónica 4

Tema 5 Amplicadores de Entrada Diferencial

tensión, se va a cumplir que, generalmente:

VOU T = VOS + AD ·VD + AC ·VC (4)

donde VOS es la tensión de oset, típica de todo amplicador, AD es la ganancia diferencial y

AC la ganancia en modo común. Es trivial demostrar que AD > 0 pues, si no fuera así, bastaría
con intercambiar los papeles de los terminales no inversor e inversor. En cambio, AC puede tener

cualquier valor aunque, lógicamente, |AC | << AD . Por otro lado, si reemplazamos los valores de

las tensiones de modo común y diferencial por las tensiones reales, puede demostrarse que:

1 1

d
VOU T = VOS + · (AD + AC ) ·VA − · (AD − AC ) ·VB =

ri
2 2

d
= VOS + KA ·VA − KB ·VB (5)

a
M
de lo que se deduce que AC = KA − KB . En otras palabras, el modo común inuye en la salida

e
solo cuando las ganancias de cada una de las dos entradas no se han apareado adecuadamente.

d
Por otra parte, en caso de que el amplicador sea no lineal, es necesario denir las ganancias en
se
torno al punto de operación por medio de derivadas parciales:
n
la

   
∂VOU T  ∂VOU T  ∂VOU T  ∂VOU T 
te

KA = KB = − AD = AC = (6)
de

∂VA Q ∂VB Q ∂VD Q ∂VC Q

lu
os
p

Para medir la calidad de un amplicador diferencial, suele utilizarse un parámetro llamado razón
m
n

de rechazo al modo común , que en inglés se abrevia como CM RR. Se dene como:
m

.e
o
alu

m
C

 
 AD 
CM RR =   (7)
c

AC 
de
d

.u
a
so

Es un parámetro adimensional, carente de unidades, por lo que suele expresarse en decibelios.

id
u

Sin embargo, las deniciones de Eq. 1-2 no representan la única manera de denir las tensiones
rs
ra

de modo común y diferencial. En algunos textos y situaciones, se preere hacer equivalente la tensión
e
Pa
iv

de la entrada inversora con el modo común y la diferencia con la entrada no inversora como el modo
:/
n

diferencial. Así, la representación de Fig. 4 se opondría a la de Fig. 3. Es fácil ver que, entonces,
U

p
tt

VA = VC∗ + VD∗ VC∗ = VC − VD

⇒
h

VB = VC∗ VD∗ = 2·VD

Carecen de asterisco los términos y parámetros relacionados con la denición usual de modo

común y modo diferencial. Se puede deducir fácilmente que:

∂VOU T ∂VOU T ∂VD 1

A∗D = ∗
= · ∗ = ·AD (8)
∂VD ∂VD ∂VD 2

Electrónica Analógica Ingeniería Superior en Electrónica 5

Tema 5 Amplicadores de Entrada Diferencial

Figura 4: Equivalente circuital de la denición alternativa de tensión común y diferencial.

1 ∂VC∗ ∂VC∗ ∂VC ∂VC∗ ∂VD 1 1

∗
= = · + · = − (9)
AC ∂VOU T ∂VC ∂VOU T ∂VD ∂VOU T AC AD

d
En ambos casos, se ha empleado la regla de la cadena. En el segundo caso, se ha tenido que realizar

ri
las operaciones con el inverso de la ganancia en modo común para que la aplicación de esta regla

d
fuera coherente desde el punto de vista matemático.

a
M
2. Pares diferenciales

e
d
Todo amplicador diferencial, sea cual sea cual sea su complejidad, está basado en una estructura
se
llamada par diferencial. El par diferencial está compuesto por los siguientes elementos:
n
la
te
de

1. Dos transistores idénticos (o al menos, muy bien apareados) cuyos emisores (o fuentes, si son
lu

FET) están conectados al mismo nodo. Pueden ser de cualquier tipo: NPN, PNP, NMOS,
os
p

PMOS, N-JFET, P-JFET, ...

m
n

s
m

.e
o

2. El nudo donde se conectan los dos emisores/fuentes se drena (alimenta) por medio de una
alu

m
C

fuente de corriente, IQ .
c
de
d

.u

3. Las entradas del par diferencial, cuyas tensiones se restarán, son las bases/puertas de los
a
so

w
id

transistores.
u

w
rs
ra

4. Dos cargas se conectan a los colectores/drenadores de los transistores. Estas cargas pueden
w
e
Pa
iv

ser simples resistencias o fuentes de corriente con elevada impedancia de salida.

:/
n
U

2.1. Par diferencial con cargas resistivas

p
tt
h

En este caso, se conecta al colector/drenador de cada transistor dos resistencias exactamente

iguales. Suele tomarse la salida como la diferencia de tensión entre los dos colectores/drenadores.

2.1.1. Tecnología Bipolar

Pueden darse dos casos: NPN (Fig. 5a) y PNP (Fig. 5b). En ambos, se debe suponer que los

transistores bipolares se encuentran en zona activa directa para que el funcionamiento sea correcto.

Existen dos maneras de determinar la relación entre la entrada y la salida. Por un lado, se puede

Electrónica Analógica Ingeniería Superior en Electrónica 6

Tema 5 Amplicadores de Entrada Diferencial

(a) (b)

d
Figura 5: Pares diferenciales bipolares con cargas resistivas. NPN (a) y PNP (b). Puede apreciarse

ri
la distinta posición de la fuente de corrientes pues deben estar unidos al nudo de los emisores.

d
a
VO VA − VB .

M
hacer un análisis directo en DC para obtener la relación entre y Las ventajas de

este ataque consisten en que se pueden determinar con facilidad los valores de la tensión de oset

e
de la salida, la distorsión, etc. El inconveniente es que las ecuaciones derivadas son relativamente

d
complicadas e inmanejables si se añaden más elementos. La otra solución consiste en estudiar el
se
equivalente en pequeña señal del amplicador. En este caso, solo se puede obtener un parámetro,
n
la

que es la ganancia diferencial pero, en muchos casos, es el único que interesa.

te
de

Para abordar el problema utilizando el método DC, debemos jarnos en que, para el par NPN:
lu
os
p

VO = (VCC − RB ·ICB ) − (VCC − RA ·ICA ) = RA ·ICA − RB ·ICB (10)

m
n

s
m

.e
o

que se convierte en R· (ICA − ICB ) si se suponen las dos resistencias perfectamente apareadas. Por
alu

m
C

otra parte, se cumple que:

c
de
d

IEA + IEB = IQ
.u

(11)
a
so

w
id

Ahora, imaginemos que los transistores son exactamente iguales y que tienen un parámetro carac-
u

2
rs

IC
terístico αF = IE
. Si denominamos VE a la tensión del nudo donde convergen los emisores, se
ra

w
e

descubre que:
Pa
iv

   
VA − VE VB − VE
IEA = IS · exp IEB = IS · exp
:/
n

N ·VT N ·VT
U

Si divido ambas expresiones entre sí:

tt
h

   
IEA VA − VB 2·VD
= exp = exp
IEB N ·VT N ·VT

Si utilizamos esta expresión para reducir el número de variables de Eq. 11:

 
2·VD
IEB · exp + IEB = IQ ⇒
N ·VT
2 Por otra parte, no olvidemos que αF = hF E
hF E +1 .

Electrónica Analógica Ingeniería Superior en Electrónica 7

Tema 5 Amplicadores de Entrada Diferencial

d
ri
Figura 6: Relación entrada-salida en un amplicador diferencial BJT.

d
a
 
VD
−

M
IQ exp N ·VT
⇒ IEB =   = IQ ·    
2·VD VD VD
1 + exp N ·VT exp − N ·VT + exp N ·VT

e
d
y, lógicamente,
se
 
VD
exp
n

 
la

2·VD N ·VT
IEA = exp ·IEB = IQ ·
te

   
N ·VT exp − NV·VDT + exp NV·VDT
de
lu
os
p

Operando, se acaba por deducir la siguiente relación entre la entrada y la salida:

m
n

s
m

.e

   
o

VD
− exp − NV·VDT
exp
alu

N ·VT
C

VO = R· (ICA − ICB ) = αF ·R· (IEA − IEB ) = αF ·R·IQ ·    ⇒

VD VD
exp − N ·VT + exp N ·VT
c
de
d

.u
a
so

 
VD
id

⇒ VO = αF ·R·IQ · tanh (12)

u

N ·VT
w
rs
ra

w
e

Esta expresión es válida siempre que los transistores se encuentren en zona activa directa. Fig.
Pa
iv

6 muestra el ejemplo de simular un par diferencial formado por dos transistores bipolares 2N2222A
:/
n

con resistencias de 1 kΩ de carga a medida que varía la corriente de alimentación de 1 mA a 2 mA

U

con pasos de 0.2 mA. Es fácil ver que, si |VD | >> N ·VT , |VO | → αF ·R·IQ y, que en torno a 0 V,
tt

la función anterior es similar a:

h

αF ·R·IQ
VO ≈ ·VD . (13)
N ·VT
Un modo alternativo de atacar el problema consiste en buscar directamente la ganancia en pequeña

señal, que es el parámetro más importante del amplicador diferencial. Así, los circuitos de Fig. 5

se transforman en los de Fig. 7, sea cual sea el tipo de transistor. En este circuito, es fácil ver que:

vO = R·hf e · (ib1 − ib2 )

Electrónica Analógica Ingeniería Superior en Electrónica 8

Tema 5 Amplicadores de Entrada Diferencial

Figura 7: Equivalente en pequeña señal de un par diferencial BJT con resistencias de carga. Se
entiende que la excitación en pequeña señal es la componente diferencial, vD .

d
ri
vD − ve
ib1 =

d
hie

a
−vD − ve

M
ib2 =
hie

e
ib1 + hf e ·ib1 + ib2 + hf e ·ib2 = 0

d
v
De esta última ecuación, se deduce inmediatamente que ib1 = −ib2 por lo que ib1 = D y vO =
se
hie
2·R·hf e
·vD . Veamos cuanto vale esta ganancia en función de los parámetros del punto de operación:
n

hie
la
te
de

2·R·hf e 2·R·hf e 2·R·hf e ·IB1 2·R·hF E ·IB1 2·R·IC1

= N ·VT = = =
lu

hie N ·VT N ·VT N ·VT

os

I B1
p
m
n

Para el penúltimo paso, se identicó hf e con hF E . Ocurre que IC 1 = αF ·IE1 y que, en el punto de
m

.e
o

1
IE1 = IE2 = ·I de lo que se deduce que la ganancia es:
alu

operación,
2 Q
m
C

2·R·hf e 2·R·IC1 2·R 1 αF ·R·IQ

de
d

·αF · ·IQ =
.u

= =
hie N ·VT N ·VT 2 N ·VT
a
so

w
id
u

Con lo que se demuestra que, los resultados de los modelos en pequeña y gran señal son compatibles.
w
rs
ra

w
e

2.1.2. Tecnología CMOS / Transistores JFET

Pa
iv

/
:/
n

Pueden darse cuatro posibilidades, mostradas en Fig. 8: Par NMOS (a), par PMOS (b), par
U

JFET de canal N (c) y par JFET de canal P (d). Las ecuaciones derivadas de un transistor MOS
tt

son idénticas a las del JFET con la misma polaridad, cambiando la tensión umbral por la tensión
h

de pinch-o. Sin embargo, nos vamos a centrar en el caso de los transistores NMOS, en los que el

estudio es más sencillo al ser todos los parámetros positivos.

Supondremos que VS es la tensión del nudo de fuente, común a ambos transistores. Es fácil ver

entonces que:

IQ = IDS1 + IDS2
1 W
IDS1 = k· · (VA − VS − VT H )2
2 L

Electrónica Analógica Ingeniería Superior en Electrónica 9

Tema 5 Amplicadores de Entrada Diferencial

(a) (b) (c) (d)

d
Figura 8: Pares diferenciales bipolares con transistores de efecto campo.

ri
d
a
1 W
IDS2 = k· · (VB − VS − VT H )2

M
2 L
VO = R· (IDS1 − IDS2 ) (14)

e
d
Se ha supuesto que los dos transistores y resistencias están perfectamente apareados. Recordemos
se
1 W 3
ahora que el término k se representaba como
2 L
β por simplicidad y que VA = VC + VD , VB =
n

VC − VD . Es fácil ver, entonces, que

la
te
de

s s
lu

IDS1 IDS2
− VD = + VD = VC − VS − VT H
os

β β
p
m
n

s
m

.e

Esto nos permite librarnos de la incómoda presencia de distintas tensiones y reducir el problema a
o
alu

m
C

resolver el siguiente sistema de ecuaciones:

c

( √ √ √
de
d

.u

IDS1 − IDS2 = 2 β·VD

a
so

w
id

IDS1 + IDS2 = IQ
u

w
rs
ra

Para resolverlo, elevemos la primera ecuación al cuadrado:

w
e
Pa
iv

√ √
2 √
IDS1 − IDS2 = IDS1 + IDS2 +2 IDS1 ·IDS2 = 4β·VD2 ⇒
:/
n

| {z }
U

IQ
tt

2
h


1 1
⇒ IDS1 ·IDS2 = 2β·VD2 − IQ = 4β 2 ·VD4 + IQ2 − 2βIQ ·VD2 ⇒
2 4
1
⇒ IDS1 · (IQ − IDS1 ) = 4β 2 ·VD4 + IQ2 − 2βIQ ·VD2 ⇒
4
2 1
⇒ IDS1 − IQ ·IDS1 + 4β 2 ·VD4 + IQ2 − 2βIQ ·VD2 = 0
4
Esta ecuación cuadrática se resuelve fácilmente. Descartamos, por absurda, la solución negativa ya

3 Y, de paso, para hacer que las ecuaciones sean más fáciles de extrapolar a JFETs.

Electrónica Analógica Ingeniería Superior en Electrónica 10

Tema 5 Amplicadores de Entrada Diferencial

que implicaría que la corriente uye hacia arriba, de un modo antinatural, y se llega a la solución:

s  
1 1 2 2 4 1 2 2
IDS1 = IQ + · IQ − 4· 4β ·VD + IQ − 2βIQ ·VD =
2 2 4
r
1 1 1
= IQ + · IQ2 − 4·4·β 2 ·VD4 − 4· IQ2 + 4·2βIQ ·VD2 =
2 2 4
1 1
q
= IQ + · 8βIQ ·VD2 − 16β 2 ·VD4 =
2 2
s
1 p 2β 2
= IQ + 2βIQ ·VD · 1 − ·V

d
2 IQ D

ri
d
Y, por tanto,

a
s
1 2β 2

M
p
IDS2 = IQ − IDS1 = IQ − 2βIQ ·VD · 1 − ·V
2 IQ D

e
Con lo que:

d
s
p 2β 2
VO = R· (IDS1 − IDS2 ) = 2·R· 2βIQ ·VD · 1 − ·V (15)
se
IQ D
n
la

q q
IQ IQ
± √12 · ± 12
te

Es posible ver que estas funciones alcanzan máximos/mínimos en VD = 2β

= β
. A
de
lu

partir de ese instante, las ecuaciones dejan de tener validez al pasar uno de los transistores a zona
os

de corte. Por otra parte, debe garantizarse que los transistores no abandonen la zona de saturación.
p
m
n

Grácamente, la relación entrada-salida es muy similar a la de un par bipolar pero aparece una
m

.e
o

IQ pero, en los pares FET, a

curiosa diferencia. En el par bipolar, la ganancia era proporcional a
alu

m
C

−1/2
IQ . En general, este hecho redunda en una menor capacidad amplicadora de los pares FET.
c
de
d

En el hipotético caso de que la tensión VD sea muy pequeña, Eq. 15 se puede transformar en:
.u
a
so

w
id

s  
p 2β 2 p 2β 2
u

VO = 2·R· 2βIQ ·VD · 1 − ·V ' 2·R· 2βIQ ·VD · 1 − ·V

w

(16)
rs

IQ D IQ D
ra

w
e
Pa
iv

p
De lo que se deduce que, en torno al origen, la ganancia es 2·R· 2βIQ . Este parámetro también
:/
n

se podría haber deducido a partir del modelo en pequeña señal de los transistores, que se muestra
U

en Fig. 9. Se ha incluido en este dispositivo la acción del efecto sustrato que, sin embargo, está
tt

restringido a transistores MOSFET con el sustrato unido a una tensión constante.

h

En este circuito, se va a cumplir que:

Electrónica Analógica Ingeniería Superior en Electrónica 11

Tema 5 Amplicadores de Entrada Diferencial

Figura 9: Equivalente en pequeña señal de un par diferencial FET con resistencias de carga. Se
entiende que la excitación en pequeña señal es la componente diferencial, vD .

d
ri
vgsA = vD − vs

d
vgsB = −vD − vs

a
M
vbsA = vbsB = −vs
vO = R· (idsA − idsB )

e
idsA = gm ·vgsA − gmb ·vbsA

d
idsB = gm ·vgsB − gmb ·vbsB
se
Al combinar estas ecuaciones, se llega a la conclusión de que:
n
la
te
de

vO = 2·R·gm ·vD (17)

lu
os
p

El efecto sustrato, si existiera, desaparece al ser la conguración de los

qtransistores similar. Esta
m
n

√
m

I
.e

p
ecuación es similar a la obtenida por Eq. 16 porque gm = 2· β·ID = 2· β· 2Q = 2·β·IQ .
o
alu

m
C

2.2. No idealidades en un par diferencial

c
de
d

.u
a
so

Aprovechando que ya se ha explicado el comportamiento de un par diferencial con carga resistiva,

id
u

es un buen momento para conocer las no idealidades asociadas pues pueden extenderse con facilidad
rs
ra

a cualquier otro amplicador diferencial, como los amplicadores operacionales.

e
Pa
iv

/
:/

2.2.1. Corriente de polarización de la entrada

n
U

p
tt

Este es un parámetro DC. En otras palabras, interviene en el cálculo del punto de operación.
h

Cualquier fuente de tensión aplicada a la entrada debe ser capaz de proporcionar esta corriente de

entrada. Si hubiera una resistencia en serie con esta entrada, se producirá una caída de tensión entre

sus extremos.

En el caso del par bipolar, la corriente que atraviesa el emisor de cada amplicador es IE = 21 ·IQ
IE I
de lo que se deduce que la corriente de base de cada transistor es IB = βF +1
= 12 · βFQ+1 . Así, si

el par estuviese polarizado por una fuente de 0.1 mA y con transistores NPN de ganancia 100, la

corriente de base, que coincide con la corriente de polarización en la entrada, sería de 1 µA. En

Electrónica Analógica Ingeniería Superior en Electrónica 12

Tema 5 Amplicadores de Entrada Diferencial

general, se suele tomar como positiva si entra en el amplicador diferencial y negativa si sale. Así,

si el par fuera PNP, la corriente sería negativa pues sale de las bases del transistor.

Si el transistor fuera de efecto campo, la corriente de polarización sería prácticamente nula ya

que se está atacando la puerta de un transistor.

Por otra parte, pequeños desapareamientos entre parámetros conducen a dos valores distintos

de IB en cada una de las entradas.

Para disminuir la corriente de polarización de la entrada, puede optarse por distintas estrategias.

En algunos casos, se utiliza un par Darlington o CC-CE reemplazando al transistor del par diferencial.

Al comportarse como transistores con una ganancia del orden de h2F E , ese parámetro disminuye

aunque, lamentablemente, se introduce una penalización en frecuencia. Otra opción, más habitual,

d
ri
consiste en crear una fuente de corriente que inyecte en el terminal de entrada la corriente que necesite

d
la base del transistor. Esta estrategia, que requiere del uso de varios transistores perfectamente

a
calibrados, tiene la ventaja de que no actúa sobre la velocidad de respuesta del dispositivo.

M
2.2.2. Tensión de oset

e
d
Como el anterior, es un parámetro DC. Idealmente, si se aplica la misma tensión a las entradas
se
de un par diferencial, la salida debería ser nula pero, en la práctica, dista de ser así. El origen de esto
n
la

radica en la existencia de asimetrías dentro del par diferencial. Así, por ejemplo, si las resistencias
te
de

que aparecen en Eq. 10 fuesen distintas, y no iguales como se supuso, la tensión de salida sería
lu

distinta de 0 si las corrientes fueran iguales.

os
p

VOS,O
m
n

Se dene tensión de oset de la salida, como el valor de la tensión de salida con entrada
s
m

.e

nula. Obviamente, también puede realizarse una denición análoga cuando la salida es en modo
o
alu

m
C

corriente, como veremos en el caso del par diferencial con carga activa.
c

Si el par diferencial tiene una gananciaAD , se dene Tensión de oset de la entrada, VOS,I
de
d

.u

VOS,O
a

como . En pares diferenciales, da lo mismo con qué tipo de oset estemos trabajando pero, en
AD
so

w
id

dispositivos más complejos, como son los amplicadores operacionales, se utiliza preferentemente la
u

w
rs

tensión de oset de la entrada, que es independiente de la ganancia DC del sistema completo, cuya
ra

w
e

ganancia puede jarse por realimentación.

Pa
iv

Por otra parte, las asimetrías en la construcción no solo conducen a la aparición de una tensión
:/
n
U

de oset. Así, también son las responsables de la aparición de una ganancia del modo común no
p
tt

nula, que lleva a un descenso en el valor de CM RR.

h

2.2.3. Corriente máxima de salida

Es la máxima corriente que puede proporcionar una par diferencial. Obviamente, está limitada por

la corriente de polarización del circuito, IQ , aunque, en la práctica, es menor ya que los transistores

del par diferencial habrían abandonado la zona activa directa.

Electrónica Analógica Ingeniería Superior en Electrónica 13

Tema 5 Amplicadores de Entrada Diferencial

2.2.4. Impedancia de entrada y salida

Estos parámetros son válidos para modelos en pequeña señal y jamás debe utilizarse en modo

DC. Para esto último, ya están las corrientes de polarización de la entrada así como la corriente

en cortocircuito. Se utiliza, por ejemplo, para calcular los polos y ceros del sistema completo. En

general, la valor de la impedancia de entrada es del orden de hie en transistores bipolares y de la

capacidad de puerta en los transistores de efecto campo. La de salida debe calcularse realizando el

modelo Thévenin del par visto desde los terminales de salida aunque, por lo general, serán del orden

de la resistencia de carga en paralelo con la impedancia de salida de los transistores.

2.2.5. Frecuencia máxima de trabajo

d
ri
d
Recordemos que, dentro de cada par diferencial, hay varias capacidades. En general, se puede

a
suponer que ambos transistores están en una situación similar a la del emisor común y que los

M
resultados obtenidos allí son extrapolables a esta nueva estructura.

e
d
2.3. Pares diferenciales con carga activa se
Estos pares se caracterizan por utilizar las dos ramas de un espejo de corriente como cargas de los
n
la
te

dos transistores del par diferencial. En general, estos dispositivos se diseñan como transconductores,
de

que convierten la tensión de entrada en corriente de salida, tienen una ganancia extraordinariamente
lu
os

alta y no requieren de grandes valores de resistencia para obtener una ganancia muy alta. Por ello, son
p
m
n

muy populares al diseñar circuitos integrados como amplicadores operacionales o comparadores.

m

.e
o

Por otro lado, cuanto más ecaz sea la reexión de corriente del espejo y cuanto mayor sea su
alu

m
C

impedancia de salida, mejores características tendrá el par diferencial.

c
de
d

.u

2.3.1. Tecnología bipolar

a
so

w
id
u

En esta tecnología, el par diferencial más sencillo construido íntegramente con transistores bipo-
rs
ra

lares es el mostrado en Fig. 10. En ella, el par diferencial NPN es polarizado con un espejo de
e
Pa
iv

corriente simple de caracter opuesto (PNP). La salida, simple, se encuentra en el terminal formado
:/
n

por los dos conectores en serie.

U

Es preferible estudiar esta estructura como un transconductor. Para darle mayor generalidad,
tt

supondremos que hay dos fuentes de corriente polarizando cada transistor, estando relacionadas
h

entre sí por un factor k = 1 −  ≈ 1 ⇒  & 0 (Fig. 11). Esto nos permite extrapolar los resultados a
cualquier espejo distinto del simple cambiando, simplemente, el valor de . En un espejo simple PNP,
−4
este parámetro es 0.02 pero, en espejos más complejos, es del orden de 10 . En esta estructura es

fácil ver que:

IEa + IEb = IQ
   
VA − VE VB − VE
IEa = IS · exp IEb = IS · exp
N ·VT N ·VT

Electrónica Analógica Ingeniería Superior en Electrónica 14

Tema 5 Amplicadores de Entrada Diferencial

Figura 10: Par diferencial NPN con carga activa simple y salida en corriente. La tensión diferencial

d
1
amplicada es vD =
2
(VA − VB ).

ri
d
a
M
e
d
se
n
la
te
de
lu
os

Figura 11: Par diferencial NPN con carga activa generalizada.

p
m
n

s
m

.e

ICa = αF ·IEa = IA ICb = αF ·IEb = k·IA − IO

o
alu

m
C

Siendo VE la tensión del nudo donde se conectan los dos emisores. Suponiendo que VA = VC +vD
c
de
d

.u

y VB = VC −vD (siendo VC la tensión común y no la de ninguno de los colectores), puede demostrarse

a
so

que:
id

   
VC − VE vD
u

ICa = αF ·IS · exp · exp

rs

N ·VT N ·VT
ra

w
e
Pa

   
VC − VE
iv

vD
/

ICb = αF ·IS · exp · exp −

:/

N ·VT N ·VT
n
U

Combinando con el resto de ecuaciones, se demuestra que:

tt

      
VC − VE
h

vD vD
IEa + IEb = IS · exp · exp + exp − = IQ ⇒
N ·VT N ·VT N ·VT
 
VC − VE 1 I
⇒ IS · exp = Q 
N ·VT 2 cosh vD
N ·VT

Electrónica Analógica Ingeniería Superior en Electrónica 15

Tema 5 Amplicadores de Entrada Diferencial

Figura 12: Par diferencial NMOS con carga activa simple y salida en corriente.

d
ri
A partir de esta expresión, no es difícil demostrar que

d
a
 
vD 1

M
IO = αF ·IQ · tanh − ·αF ·IQ ·   (18)
N ·VT 1 + exp − N2·v·VDT

e
d
Expresión que proporciona unos datos curiosos. En primer lugar, si la tensión aplicada es nula, ½la
se
salida no lo es!. En efecto,
1
n

IO (0) = − ·αF ·IQ

la

(19)
2
te
de

Este hecho es lógico pues la reexión no es perfecta en un espejo de corriente y, por tanto, aparecen
lu

asimetrías en el circuito incluso cuando los dispositivos son idénticos. Por otra parte, es fácil ver
os
p
m
n

que, en torno al punto de operación, se cumple que:

s
m

.e
o
alu

   
vD 1 α ·I 1 1
m

≈ F Q
C

IO = αF ·IQ · tanh − ·αF ·IQ ·  1 − · ·vD − ·αF ·IQ

N ·VT 1 + exp − N2·v·VDT N ·VT 2 2
c
de
d

.u
a

αF ·IQ
so

w
id

de lo que se deduce que la ganancia del par es del orden de . En caso de afrontar el problema
N ·VT
u

w
rs

tomando como punto de partida los modelos en pequeña señal, se deduciría que ésta es, más o menos,
ra

w
e

la ganancia en pequeña señal aunque habría que incluir los equivalentes de todos los transistores
Pa
iv

envueltos en el problema.
:/
n

¾Y cuanto sería la ganancia en tensión? Simplemente, habría que multiplicar la trasconductancia

U

por el valor de la resistencia de carga. Si ésta no estuviera o fuera muy grande, habría que tener
tt

en cuenta el paralelo formado por la impedancia de salida del espejo de corriente y el transistor B.
h

Lógicamente, cuanto mayor sean, mayor es la ganancia en tensión del par diferencial.

2.3.2. Tecnología CMOS/JFET

La construcción de esta estructura es similar a la de Fig. 10 con la salvedad de que los NPN se

reemplazan por NMOS y los PNP por PMOS (Fig. 12). El modelo idealizado es similar al de Fig.

Electrónica Analógica Ingeniería Superior en Electrónica 16

Tema 5 Amplicadores de Entrada Diferencial

11, reemplazando los transistores NPN por NMOS. Es fácil ver que, en esta estructura:

IA · (1 + k) = IQ + IO

IDa = β· (VGSa − VT H )2 = β· (VC + vD − VS − VT H )2 = IA

IDb = β· (VGSb − VT H )2 = β· (VC − vD − VS − VT H )2 = k·IA − IO

SiendoVT H la tensión umbral de los transistores, β la trasconductancia, VC la tensión del modo

común y VS la tensión del nudo común a los dos terminales de fuente. Estas dos últimas ecuaciones

puede combinarse para obtener:

d
ri
p p p p p p p
IA − β·vD = k·IA − IO + β·vD ⇒ IA − k·IA − IO = 2· β·vD

d
a
M
Elevando ambos miembros al cuadrado:

√ √ 2
IA + k·IA − IO −2 IA · k·IA − IO = 4·β·vD ⇒

e
d
| {z }
IQ se
2 2
p p
2


n

IQ − 2 IA · k·IA − IO = 4·β·vD ⇒ 4·IA · (k·IA − IO ) = IQ − 4·β·vD

la
te
de

Recordando que k·IA − IO = IQ − IA y desarrollando el segundo término:

lu
os
p

4·IA2 − 4·IQ ·IA + IQ2 + 16·β 2 ·vD

4 2
− 8·β·IQ ·vD =0
m
n

s
m

.e
o
alu

Despejando IA :
m
C

q
de
d

4·IQ ± 16·IQ2 − 16·IQ2 − 162 ·β 2 ·vD

4 2
+ 32·β·IQ ·vD
.u
a

IA = =
so

8
id
u

w
rs

s
1 2·β· 2
ra

p
= IQ ± 2·β·IQ ·vD · 1 − v
e

2 IQ D
Pa
iv

/
:/
n

En principio, debemos descartar una de las dos soluciones. Como la corriente aumenta con la tensión
U

q
p

I
diferencial, descartamos la solución con signo menos. El radical alcanza un máximo en vD = 21 · βQ
tt

resultando, obviamente, IQ = IA . A partir de este instante, la ecuación anterior deja de ser válida
h

y la salida se hace constante. Para deducir la corriente de salida:

IO = (k + 1) ·IA − IQ = (2·IA − IQ ) − ·IA =

s s !
p 2·β· 2 1 p 2·β· 2
= 2 2·β·IQ ·vD · 1 − v − · IQ + 2·β·IQ ·vD · 1 − v (20)
IQ D 2 IQ D

Electrónica Analógica Ingeniería Superior en Electrónica 17

Tema 5 Amplicadores de Entrada Diferencial

Suponiendo que el valor de la tensión diferencial es muy bajo, se puede realizar la siguiente aproxi-

mación:  
p 1 1
IO ≈ 2 2·β·IQ 1 −  ·vD − ·IQ (21)
2 2
Esto indica que, en primer lugar, la salida no es nula con entrada nula. En otras palabras, hay un

oset en la corriente de salida de valor − 12 ·IQ . Por otro lado, la ganancia en pequeña señal es del
p
orden de 2 2·β·IQ . Sin embargo, en la práctica, el resultado puede verse alterado ya que se supuso
inicialmente que la tensión umbral de los transistores era constante. Esto no es cierto salvo que la

fuente y el sustrato estén cortocircuitados. El valor exacto de la ganancia puede realizarse a partir de

los modelos en pequeña señal de los transistores, que sí toman en cuenta este fenómeno. Asimismo,

d
se aprecia la aparición de una dependencia del modo común pues:

ri
d
io = (2 − ) ·gm ·vD + · (gm + gmb ) ·vS

a
M
√ p
La primera parte de esta expresión es equivalente a Eq. 21 ya que gm = 2· β·ID = 2·β·IQ . La

e
segunda parte, en cambio está relacionada con la tensión del modo común pues VS diere de VC en

d
una tensión más o menos constante del orden de la tensión umbral. Evidentemente, cuanto mejor
se
sea la capacidad de reexión del dispositivo, menor será la inuencia del efecto sustrato.
n
la

Esto nos lleva a una importante conclusión: Las asimetrías estropean las características de los
te
de

pares diferenciales con carga activa. Más aún, todos los parámetros descritos en el apartado 2.2,
lu

que originalmente se centraban en los pares con cargas resistivas, tienen su equivalente en los pares
os
p

con carga activa.

m
n

s
m

.e

Por otra parte, la ganancia en tensión del par diferencial se calcularía multiplicando la transcon-
o
alu

m
C

ductancia por la resistencia de carga. Si ésta no existiera o fuera muy alta, habría que multiplicarla
c

por la impedancia de salida del transconductor. Esta impedancia se calcularía poniendo en paralelo
de
d

.u

1
la resistencia de salida del espejo de corriente, calculada con una corriente de salida igual a ·I ,
a

2 Q
so

w
id

y la del transistor que forma el par diferencial, que será del orden de h−1 2
oe = λ·IQ . Esto nos lleva
u

w
rs

p
a un interesantísimo resultado pues la trasconductancia es proporcional a IQ y la impedancia de
ra

w
e

−1
salida a IQ con lo que, en ausencia de resistencia de carga, la ganancia en tensión es inversamente
Pa
iv

p
proporcional a IQ . Debe notarse la diferencia con los transistores bipolares en los que, al ser la
:/
n

transconductancia y la resistencia de carga directa e inversamente proporcionales a IQ , se produce

U

p
tt

una cancelación de parámetros que nos llevaría a concluir que la ganancia en tensión de un par
h

diferencial bipolar con carga activa es, más o menos, independiente de la corriente de polarización.

Finalmente, los resultados descritos en este apartado son perfectamente aplicables a los transis-

tores JFET con la evidente salvedad de que no existe efecto sustrato y, por otro lado, al ser propios

de tecnologías bipolares, los espejos de corrientes se construyen con BJTs o, en algunos casos, se

usan como cargas JFETs con puerta y drenador cortocircuitados.

Electrónica Analógica Ingeniería Superior en Electrónica 18

Tema 5 Amplicadores de Entrada Diferencial

(a) (b) (c) (d) (e)

Figura 13: Técnicas para aumentar la impedancia de salida de un par diferencial en tecnología

d
bipolar: Uso de un espejo cascode (a), Wilson (b), con degeneración de emisor simple (c) y de base

ri
compensada (d). Estas técnicas también pueden utilizarse en pares JFET (e).

d
a
M
e
d
se
n
la
te
de
lu

(a) (b) (c)

os
p
m
n

Figura 14: Técnicas para aumentar la impedancia de salida de un par diferencial en tecnología CMOS:
m

.e

Uso de un espejo Wilson (a), cascode autopolarizado (b) y cascode con polarización externa (c).
o
alu

m
C

2.3.3. Mejoras de los pares diferenciales con carga activa

c
de
d

.u
a

Básicamente, las mejoras que se pueden introducir a estos pares consisten en el uso de espejos
so

w
id

de corriente con una mayor impedancia de salida y en el aumento articial de la impedancia de salida
u

w
rs
ra

del par.
w
e
Pa
iv

En tecnologías bipolares, podría recurrirse a la utilización de espejos Wilson y cascode para

:/
n

aumentar la impedancia de salida del espejo (Fig. 13a-b). Sin embargo, es más habitual utilizar
U

espejos con degeneración de emisor (Fig. 13c) que se transforman con la ayuda de un transistor
tt

adicional en un espejo con base compensada (Fig. 13d). Este espejo tiene la ventaja de minimizar el
h

factor  de Eq. 19. Es posible aplicar estas soluciones a pares basados en transistores JFET, como

se muestra en Fig. 13e.

En tecnologías CMOS, se suele recurrir, simplemente, a la utilización de espejos Wilson o cascode,

bien autopolarizados, bien polarizados externamente (Fig. 14). Debe tenerse en cuenta que, en estos

casos, puede aumentarse también la impedancia de salida de los transistores del par diferencial

CMOS añadiendo otro par de transistores cascode entre la salida y el par diferencial, polarizados

con otra tensión VY , VY < VX .

Electrónica Analógica Ingeniería Superior en Electrónica 19

Tema 5 Amplicadores de Entrada Diferencial

Figura 15: Par diferencial con salida y entrada inversoras cortocircuitadas para crear un sencillo

d
seguidor de tensión.

ri
d
2.3.4. Uso de pares diferenciales como amplicadores operacionales

a
M
En tecnologías CMOS, se ha visto que la mayor parte de los dispositivos amplicadores tienen su

entrada a través de la puerta de algún tipo de transistor MOS. Por tanto, en estas circunstancias,

e
d
la corriente de entrada es nula y cualquier amplicador, incluso aquellos que apenas pueden propor-
se
cionar unos microamperios de corriente de salida, es capaz de atacar exitosamente nuevos bloques
n

amplicadores.
la
te

Así, los pares diferenciales en tecnología CMOS pueden ser utilizados en determinadas circun-
de
lu

stancias como amplicadores operacionales siempre y cuando no deban proporcionar corriente de

os
p

salida. Por ejemplo, recordemos que en el tema anterior se trató el amplicador cascode activo.
m
n

En general, el amplicador operacional se podía construir como un simple par diferencial ya que
m

.e
o

se atacaba directamente la puerta de un MOS. Ejemplos similares se pueden encontrar al construir

alu

m
C

etapas de salida (Próximo tema) o al construir circuitos S/H y ltros conmutados, que se verán
c
de
d

.u

someramente en el último tema.

a

Fig. 15 muestra un ejemplo de como se puede conseguir un seguidor de tensión a partir de un

so

w
id
u

par diferencial. Con apenas 5 transistores MOS (2 del par, 2 de la carga activa y 1 que sería la
w
rs
ra

corriente de polarización) se ha creado un seguidor de tensión. Evidentemente, es peligroso cargar la

w
e

4
Pa
iv

salida con resistencias pues podrían degradar la salida por lo que debemos limitarnos a estructura
:/
n

con ganancia unidad. Sin embargo, esto es más que suciente para muchos casos.
U

En tecnologías bipolares esta solución no es común. Sería necesario colocar una etapa de salida
tt

pues, en general, la impedancia de entrada de las etapas bipolares es relativamente baja. Y esto
h

signica espacio consumido por lo que estas estructuras solo tienen cabida en algunos dispositivos

muy complejos y voluminosos.

4 Que, por otra parte, son difíciles de integrar en tecnologías CMOS y ocupan mucho espacio.

Electrónica Analógica Ingeniería Superior en Electrónica 20