Documentos de Académico
Documentos de Profesional
Documentos de Cultura
1. OBJETIVOS
General:
Realizar el diseño y simulación de los
circuitos combinacionales dados en el
aula.
Fig. 1. Función implementada con
compuertas
Específicos:
2. MARCO TEÓRICO
2.1 Circuitos Combinacionales Fig. 2. Tabla de verdad del circuito
0 0 0 0 0 0 𝑴𝟐 = 𝑛2 𝑏̅1
0 0 0 1 0 0 Formas canónica del 𝑴𝟐 :
0 0 1 0 X X
∑(4, 5, 12)
0 0 1 1 0 0
𝑀2 𝑏̅1 ̅̅̅
𝑏2 𝑏̅1 𝑏2 𝑏1 𝑏2 𝑏1 ̅̅̅
𝑏2 𝑍 ̅̅̅
𝐴1 ̅̅̅
𝐴0 ̅̅̅
𝐴1 𝐴0 𝐴1 𝐴0 𝐴1 ̅̅̅
𝐴0
𝑛1 ̅̅̅2
̅̅̅𝑛 0 0 0 X ̅̅̅
𝐴3 ̅̅̅
𝐴2 0 0 0 0
𝑛1 2
̅̅̅𝑛 1 1 0 X ̅̅̅
𝐴3 𝐴2 0 0 0 0
𝑛1 𝑛2 1 1 0 X 𝐴3 𝐴2 1 1 1 1
𝐴3 ̅̅̅
𝐴2 0 0 1 1 simplificando la función a una manera mas
entendible.
Tabla 5. Mapa de Karnaugh para 𝑍
Un generador y comprobador de paridad nos
𝒁= 𝐴3 𝐴2 + 𝐴3 𝐴1 pueden ser muy útiles a la hora de detectar
errores en la transmisión de datos producidos por
Formas canónica de 𝒁: elevaciones repentinas de tensiones en un
circuito combinacional debido a factores
externos.
∑(8, 9, 10, 11, 14, 15)
Se comprobó el funcionamiento del circuito
mediante un led emisor de luz, el cual solo debía
∏(0, 1, 2, 3, 4, 5, 6, 7, 12, 13)
encenderse cuando el circuito lógico tenga una
configuración de números primos; caso contrario
5.3 Análisis ejercicio 4.27 se mantendrá apagado.
Para resolver el ejercicio planteado basta con
invertir la señal de salida del Generador de
paridad Par para tener una Impar y Remplazar 3
compuertas XOR por XNOR en el Comprobador
para obtener uno de paridad Impar. 7. RECOMENDACIONES
Rediseño para un generador y comprobador Conectar las resistencias a tierra de la salida
de Paridad del Dip Switch para asegurarnos que las entradas
lógicas se encuentren en 0 logico.
8. BIBLIOGRAFÍA
[1] T. Ronal, (2010). "Digital Systems: Principles and
Applications", Editorial Prentice Hall, Edición 11ava.
[2] F. Garcia ́ Sevilla, "Electrónica Digital", Editorial
Fig 8. Generador y Comprobador de Paridad Alfaomega, 2da Edición, 2010.
Impar [3] T. L. Floyd,”Fundamentos de sistemas digitales”,
Pearson 9na Edición, México, 2006,
5.4 Análisis ejercicio 20
Se procede a la respectiva simulación para
comprobar el funcionamiento de este circuito
lógico.
6. CONCLUSIONES
La compuerta NAND puede ser usada como
una combinación de compuertas AND, NOT y OR