Está en la página 1de 4

Resumen: se presenta una metodología de diseño de plataforma de procesador integrado de nivel

de transferencia de registro rápido (RTL) que incluye una herramienta educativa para un tema
especial. En el tema especial, el diseño rápido de sistemas digitales desde los fundamentos digitales
a las plataformas de procesadores se practica utilizando una metodología de diseño descendente
con el lenguaje de descripción de hardware Verilog (HDL) y VHDL. Además, todos los procesos de
diseño y verificación de RTL se pueden realizar de forma rápida y sistemática a través de la
metodología. Además, una metodología de verificación de post-simulación RTL jerárquica y una
herramienta de soporte pueden proporcionar un entorno de verificación rápido, flexible y asequible
para la plataforma de procesador integrado basada en matriz de puerta programable (FPGA)
desarrollada en el aula. Esta metodología conducirá al rápido desarrollo de plataformas de
procesadores integrados para su uso en el mundo académico.

INTRODUCCIÓN
En general, los estudiantes toman una serie de cursos de diseño digital para aprender el diseño de
sistemas de microprocesadores. Por ejemplo, los cursos sobre fundamentos digitales, circuitos
lógicos y arquitecturas informáticas se imparten de forma secuencial. Para acelerar el proceso de
aprendizaje práctico, los diseños de sistemas digitales que usan FPGA se agregan a los currículos
existentes. Por ejemplo, las plataformas basadas en FPGA junto con los núcleos de procesador
configurables se han utilizado con éxito para varios proyectos de aula grandes [1] dentro de un
semestre.

Sin embargo, nos enfrentamos constantemente a desafíos, no solo para reducir el tiempo dedicado
a la enseñanza de estos temas, sino también para adaptar un proceso rápido de diseño de sistemas
digitales para una migración más suave hacia el siguiente nivel de cursos. Para lograr una enseñanza
más eficiente y una migración más fluida, comencé a desarrollar un entorno de diseño de plataforma
de procesador rápido personalizado basado en una metodología de diseño de arriba hacia abajo
para la instrucción en el aula.

Dado que un núcleo de procesador RTL suave puede considerarse similar a un chip, se desarrolló
una metodología de diseño de plataforma de procesador integrado RTL (EP2D) rápida utilizando
tanto VHDL como Verilog HDL bibliotecas de diseño modular, jerárquicas y reutilizables para
acelerar el proceso de diseño en proyectos de aula. La Sección 1 presenta la metodología rápida
EP2D utilizada para un tema especial. En particular, en la Sección 2 se presenta un proceso rápido
de verificación posterior a la simulación RTL que cierra la brecha entre la investigación y la educación
en el diseño rápido de plataformas de procesadores integrados. En la Sección 3 se abordan las
conclusiones y la dirección futura.

UNA METODOLOGÍA DE DISEÑO DE PLATAFORMA DE PROCESADOR


INTEGRADA PARA LA EDUCACIÓN RÁPIDA EN DISEÑO DIGITAL
Con el fin de enseñar el diseño rápido de procesadores embebidos utilizando una metodología de
diseño descendente, se revisaron las arquitecturas informáticas contemporáneas selectivas antes
de la arquitectura de conjunto de instrucciones de diseño (ISA), seguido de una implementación de
comportamiento. Finalmente, se desarrolló una plataforma de procesador embebido RTL dentro de
un solo semestre utilizando FPGA y conjuntos de herramientas asociadas bajo un enfoque de abajo
hacia arriba.

En el tema especial, el diseño y la verificación de RTL son altamente enfatizados. Para lograr un
diseño de sistema digital desde los fundamentos hasta las plataformas de procesador dentro de un
semestre utilizando la metodología EP2D, el "logro rápido de diseño" se consideró uno de los
aspectos clave. Otros dos, "mejora continua del diseño" y "diversidad de diseño", se consideraron
necesarios para aprovechar este curso continuamente, así como para permitir una migración sin
problemas a cursos de nivel superior.

I. Realización rápida del diseño

El diseño y la reutilización basados en HDL constituyen un enfoque viable para lograr un diseño
rápido del sistema digital en RTL. Dado que cada diseño debe ser verificado, utilizamos tanto la
simulación como la emulación. El uso combinado de las herramientas de automatización de diseño
electrónico (EDA) para la simulación y la herramienta de postimulación rápida y flexible desarrollada
para la metodología EP2D para la emulación, respectivamente, puede ser preferible para proyectos
de aula basados en FPGA. En particular, la verificación intensiva y extensa también se puede hacer
rápidamente aplicando varios puntos de referencia a la herramienta de emulación, que puede
ejecutar automáticamente los puntos de referencia. Finalmente, la evaluación sistemática del
diseño puede realizarse en términos de precisión de diseño y rendimiento.

II. Mejora continua del diseño

Para mejorar un curso de diseño digital continuamente, los códigos HDL se han desarrollado con los
códigos existentes y para la futura reutilización. Una biblioteca de diseño HDL jerárquica y modular
puede proporcionar una difusión eficiente, así como una reutilización rápida y precisa. De acuerdo
con la estructura jerárquica y modular de la biblioteca, la adición de un diseño avanzado se puede
hacer sistemáticamente para un diseño rápido en el futuro. Por ejemplo, la instrucción en
fundamentos digitales como el diseño lógico combinacional y secuencial se aplica directamente al
diseño a nivel de componente. El diseño a nivel de bloque se puede hacer rápidamente utilizando
los componentes desarrollados con la lógica de cola. Eventualmente, los bloques pueden
interconectarse entre sí para construir un sistema en RTL rápidamente. Como era de esperar, las
actualizaciones y cambios continuos de diseño también se pueden lograr de manera sistemática y
rápida. Así como los ejemplos son para enseñar, varios modelos de hardware en la biblioteca
pueden contribuir de manera efectiva al aprendizaje de los estudiantes en el diseño de sistemas
digitales.

III. Diversidad de diseño diverso

Dado que los estudiantes no siempre poseen la misma capacidad de diseño, varias tareas de diseño
pueden motivarlos a un mayor rendimiento. En la metodología EP2D se pueden utilizar diferentes
tipos de tareas de diseño de procesadores integrados para diferentes niveles de estudiantes. Por
ejemplo, una computadora de conjunto de instrucciones reducido (RISC) y un procesador RISC
superscalar se utilizan para las tareas de diseño preliminar y avanzado, respectivamente. Además,
la experiencia de diseño de los estudiantes con la metodología EP2D puede facilitar el avance al
siguiente nivel de cursos de diseño de sistemas digitales. Como resultado, los estudiantes pueden
adquirir conocimientos y enriquecer su experiencia de diseño mientras diseñan diferentes
arquitecturas a través de múltiples resúmenes de diseño.

UNA METODOLOGÍA DE VERIFICACIÓN POST-SIMULACIÓN RÁPIDA


UTILIZANDO LA HERRAMIENTA DE EMULACIÓN RÁPIDA Y FLEXIBLE
En la metodología EP2D desarrollada para la verificación rápida y precisa basada en FPGA, tres
niveles de verificación (nivel de componente, bloque y sistema) se realizan normalmente en orden
desde el nivel de componente al nivel del sistema. Para realizar eficientemente en cada nivel de
verificación, se ha desarrollado y utilizado una herramienta de verificación de post-simulación RTL
como se muestra en la Figura 1.

I. Una verificación de post-simulación RTL rápida y flexible

En el nivel superior, cada nuevo componente se puede verificar mediante simulaciones RTL.
Dependiendo de la complejidad y la escala del componente, se puede recomendar una emulación
RTL adicional. Una vez que se verifican todos los componentes, generalmente se puede
implementar un bloque al integrar los componentes con las lógicas de pegamento. En este nivel de
verificación, la mayor parte de la verificación de la interfaz principal entre los componentes se puede
realizar de manera eficiente y rápida bajo una emulación de RTL sincronizada con reloj, fuera de
chip, manual. Como sucede con la verificación a nivel de bloque, se requiere una emulación RTL
intensiva a nivel de sistema antes de realizar una emulación exhaustiva y exhaustiva a nivel de
sistema. Al comienzo de la verificación a nivel del sistema, un grupo de pruebas puede realizarse de
forma manual o automática. Estas pruebas pueden representar el mismo o similar tipo de
operaciones o instrucciones para detectar errores. Finalmente, se puede llevar a cabo una
verificación exhaustiva a gran escala utilizando puntos de referencia completos después de evaluar
y depurar errores triviales.

II. Una herramienta de emulación para una verificación rápida y flexible de RTL

La verificación de una plataforma de procesador integrada en RTL requiere la ejecución de una


enorme cantidad de instrucciones diseñadas en el procesador. Rastrear todas las instrucciones
probadas es una tarea desalentadora. La rápida emulación de RTL para las pruebas de instrucción
contribuye a la velocidad del proceso de verificación de RTL en general. Para lograr este objetivo, se
utilizó una herramienta de verificación de post-simulación RTL en todo el proceso de diseño. Hay
tres módulos para admitir la emulación flexible: la generación de señal, el almacenamiento y los
módulos de E / S. Usando estos módulos, las operaciones de la plataforma del procesador pueden
verificarse a través de múltiples niveles dependiendo del modo de emulación configurado. Hay dos
modos de emulación principales, un modo de reloj manual, fuera de chip y un modo de reloj
automatizado, en chip. Por ejemplo, se puede realizar el rastreo manual utilizando modos de rastreo
más detallados seguidos por pruebas exhaustivas en chip de alta velocidad automatizadas.

CONCLUSIONES
La metodología de diseño de la plataforma de procesador rápido se utilizó con éxito en todo el
proyecto de diseño. En particular, la metodología de verificación rápida de RTL y la herramienta de
emulación rápida y flexible pueden aprovechar la educación de diseño de la plataforma de
procesador integrado basada en FPGA. En consecuencia, todo el proceso de diseño digital, desde
los fundamentos digitales a las plataformas de procesadores, se realizó en un solo semestre. A
medida que las tecnologías evolucionen, este curso se complementará continuamente con nuevas
tecnologías y materiales educativos. Como un esfuerzo extendido, planeo desarrollar un conjunto
de herramientas basadas en la interfaz gráfica de usuario (GUI) para ayudar a diseñar la calidad de
la industria de plataformas de procesadores en el aula.