FORMATO DE GUÍA DE PRÁCTICA DE LABORATORIO / TALLERES / CENTROS DE

SIMULACIÓN – PARA DOCENTES

CARRERA: Telecomunicaciones ASIGNATURA: Sistemas Embebidos

NRO. PRÁCTICA: 5 TÍTULO PRÁCTICA: Sumador de 4 bits con acarreo
OBJETIVO
1. Crear circuitos combinatorios usando el modelamiento dataflow
2. Simular y entender la salida del circuito
3. Realizar la síntesis, implementación y generar el bitstream del diseño.
4. Descargar el código en el FPGA en la tarjeta Nexys 4DDR Artix-7.

1. Crear el código VHDL de la figura 1, usando el modelo de dataflow, y

simular en el diseño para 80ns, verificando su funcionamiento
2. Asignar la entrada a para SW7 – SW4 y b SW3 – SW0, s LED3 – LED0,
INSTRUCCIONES: cin para BTNU y cout para LED7.
3. Modificar el diseño para que la visualización se realice en el Display 7
segmentos con codificación BCD.
4. Use los switches para 2 ingresos de 4 bits BCD y un carry BTNU

ACTIVIDADES POR DESARROLLAR

SUMADOR DE DOS NÚMEROS DE 4 BITS
- Crear un nuevo proyecto en Vivado para el sumador de dos números de 4 bits.
- Buscar el modelo de tarjeta que se vaya a utilizar, en este caso es Artix-7_XC7A100T-CSG324.
- Crear las variables tanto de ingreso como de salida, como se presenta en la figura 1 a continuación:
- Dirigirse a add sources, para añadir un subprograma denominado sumador, el mismo que se llamará en el programa
principal, se necesitan en total 3 subprogramas, los mismos que serán: el decodificador, el mux y el sumador que se ha
mencionado con anteroridad.
RESULTADO(S) OBTENIDO(S):
El estudiante iniciará a tener la experticia de implementar circuitos combinatorios y lógicos programados en un FPGA, con el
objetivo de identificar las prestaciones de trabajar bajo programación VHDL o Verilog, usando los conceptos de
modelamiento.

CONCLUSIONES:

RECOMENDACIONES:

Docente / Técnico Docente: _____________________________

Firma: _______________________________

Valoración: 15pts