1

DEPARTAMENTO DE ELECTRONICA
LABORATORIO DE Diseño Lógico Digital
PRACTICA No 1 Código: 13717
Diseño e implementación de un circuito combinacional que Fecha:
cumpla con la siguiente ecuación F = sumatoria(0,1,4,6,7). Página: 1 de 8
Simplificar la función mediante el Algebra de Boole, y mapa de
Karnaugh

Índice
1. Objetivos 2

2. Prerrequisitos 2

3. Marco Teórico 2
3.1. Implementacion de Circuitos a partir de expresiones booleanas. . . . . . . . . . . . . . . . . . . . . . . 2
3.2. Teorema de Boole . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
3.3. Teorema con múltiples variables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
3.4. Teorema de DeMorgan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
3.5. Forma de Suma de Productos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
3.6. Simplificación de Circuitos Lógicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
3.7. Simplificación Algebraica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
3.8. Metodo del mapa de karnaugh. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
3.9. Notas Experimentales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
3.10. Instrumentos virtuales a utilizarse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

4. Equipamiento necesario 7
4.1. Hardware requerido . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
4.2. Software requerido . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
4.3. Lista de Componentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

5. Desarrollo del experimento 8

5.1. Procedimiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

6. Referencias 8
Diseño e implementación de un circuito combinacional que cumpla con la siguiente ecuación F =
sumatoria(0,1,4,6,7). Simplificar la función mediante el Algebra de Boole, y mapa de Karnaugh
13717 Página 2 de 8

1. Objetivos
• Graficar el diagrama lógico de un circuito combinacional a partir de su expresión booleana.

• Tomar la tabla de verdad de un circuito lógico y utilizarlo para derivar la expresión booleana de Suma de
Productos (SOP) del circuito.
• Utilizar el álgebra Booleana para simplificar un circuito lógico y probar que los circuitos son equivalentes.
• Utilizar el Teorema de De Morgan y Mapas de Karnaugh para simplificar la expresión booleana de un circuito
lógico.
• Utilizar el Multisim para simplificar la expresión booleana de un circuito lógico.
• Simular en Multisim la el circuito lógico.

2. Prerrequisitos
A fin de llevar a cabo exitosamente la practica, el usuario debe estar familiarizado con:
• Representación de funciones lógicas. Formas canónicas. Tabla verdad de funciones. Análisis y sı́ntesis. Mapas de
Karnaugh. Representación de funciones lógicas en el mapa de Karnaugh. Mintérminos y maxtérminos.

• Simplificación de funciones. Adyacencias y absorción. Funciones incompletamente especificadas. Funciones de

salida múltiple.
• Uso de LabVIEW para correr instrumentos virtuales.
• Funcionamiento de CI tipo DIP.

3. Marco Teórico
3.1. Implementacion de Circuitos a partir de expresiones booleanas.
Si la operación de un circuito se define por medio de una expresión booleana,se puede implantar directamente
un diagrama de circuito lógico a partir de esa expresión. Por ejemplo, si necesitaremos un circuito que definiera la
ecuación:
x = A.B.C (1)
se observa que se necesitarı́a una compuerta AND de tres entradas.Luego si necesitáramos un circuito que defina la
ecuación:
x=A+B (2)
se necesitarı́a una compuerta OR de dos entradas y un inversor NOT. Ası́ de esta manera se puede ir realizando
operaciones combinando distintas compuertas para resolver ecuaciones booleanas.

3.2. Teorema de Boole

En esencia son reglas que nos ayuda a simplificar expresiones y los circuitos lógicos. El primer grupo de teoremas
es: teorema 1:
x = A,0 = 0 (3)
teorema 2:
x = A,1 = A (4)
teorema 3:
x = A.A = A (5)
teorema 4:
x = A.A = 0 (6)
teorema 5:
x=A+0=A (7)
teorema 6:
x=A+1=1 (8)

2
Diseño e implementación de un circuito combinacional que cumpla con la siguiente ecuación F =
sumatoria(0,1,4,6,7). Simplificar la función mediante el Algebra de Boole, y mapa de Karnaugh
13717 Página 3 de 8

teorema 7:
x=A+A=A (9)
teorema 8:
x=A+A=1 (10)
Al aplicar los teoremas del (1) al (8), la variable x puede en realidad una expresión que contiene mas de una variable.

3.3. Teorema con múltiples variables

A+B =B+A (11)

A.B = B.A (12)

A + (B + C) = (A + B) + c = A + B + C (13)

(A.B).C = A.(B.C) = A.B.C (14)

A.(B + C) = A.B + A.C (15)

(A + B)(C + D) = A.C + A.D + B.C + B.D (16)

A + A.B = A (17)

A + A.B = A + B (18)

3.4. Teorema de DeMorgan

(A + B) = A.B (19)

(A.B) = A + B (20)

3.5. Forma de Suma de Productos

Los métodos de diseño se simplificación de circuitos lógicos requieren que la expresión lógica este en forma de suma
de productos. Ejemplos:
ABC + ABC (21)

ABCD + EF + GK + HL (22)

3.6. Simplificación de Circuitos Lógicos

Una vez obtenido la expresión para un circuito lógico, se podemos reducirla de una forma mas simple que contenga
menos términos o variables en uno o mas términos.la nueva expresión puede utilizarse para implementar un circuito
que sea equivalente al original pero con menos compuertas y conexiones.

3.7. Simplificación Algebraica

LA simplificación Algebraica con frecuencia se convierte en un proceso de ensayo y error. Sin embargo, con expe-
riencia uno puede llegar a obtener resultados razonablemente buenos.

3
Diseño e implementación de un circuito combinacional que cumpla con la siguiente ecuación F =
sumatoria(0,1,4,6,7). Simplificar la función mediante el Algebra de Boole, y mapa de Karnaugh
13717 Página 4 de 8

3.8. Metodo del mapa de karnaugh.

El mapa de Karnaugh es un método gráfico que se utiliza para simplificar una ecuación lógica o para convertir una
tabla de verdad a su circuito lógico correspondiente en un proceso simple ordenado. Aunque un mapa de karnaugh
(mapa K) se puede utilizar para resolver problemas con cualquier numero de variables de entrada, su utilidad practica
se limita de 6 variables. el siguiente análisis se limitara a problemas de hasta 4 entradas.
Formato del mapa de Karnaugh: El mapa K, al igual que una tabla de verdad, es un medio para demostrar la
relación entre las entradas lógicas y la salida que se busca. A continuación ejemplos de mapas K para 2, 3 y 4 variables
con sus tablas de verdad correspondiente.

A B x
0 0 1
0 1 0
1 0 0
1 1 1

Tabla 1: Tabla de verdad de dos variables

Sacando la ecuación de la tabla se tiene:

x = AB + AB (23)
luego el mapa de K es:

A/B 0 1
0 1 0
1 0 1

Tabla 2: Mapa K de dos variables

A B C x
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0

Tabla 3: Tabla de verdad de tres variables

Sacando la ecuación de la tabla se tiene:

x = ABC + ABC + ABC + ABA (24)

luego el mapa de K es:

AB/C 0 1
00 1 1
01 1 0
11 1 0
10 0 0

Tabla 4: Mapa K de tres variables

4
Diseño e implementación de un circuito combinacional que cumpla con la siguiente ecuación F =
sumatoria(0,1,4,6,7). Simplificar la función mediante el Algebra de Boole, y mapa de Karnaugh
13717 Página 5 de 8

A B C D x
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1

Tabla 5: Tabla de verdad de cuatro variables

Sacando la ecuación de la tabla se tiene:

x = ABCD + ABCD + ABCD + ABCD (25)

luego el mapa de K es:

AB/CD 00 01 11 10
00 0 1 0 0
01 0 1 0 0
11 0 1 1 0
10 0 0 0 0

Tabla 6: Mapa K de Cuatro variables

Agrupamiento: La expresión de salida X se puede simplificar adecuadamente combinando los cuadrados con en el
mapa K, que contengan 1. El proceso de combinar estos 1 se denomina agrupamiento.
Existen agrupamientos de pares de unos adyacentes, agrupamiento de grupos de cuatro (cuádruples), y agrupamiento
de grupos de ocho (octetos).

3.9. Notas Experimentales

Cualquier circuito lógico combinacional puede ser descrito por su expresión Booleana en su forma de suma de
productos (SOP). Esta forma puede ser derivada de la tabla de la verdad, solo con observar en la tabla de la verdad
los valores de salida con valor 1 y escribiendo el término producto correspondiente para cada lı́nea. Cada término del
producto se compone de todas las variables de entrada ya sea de forma complementada o sin complementar. Si una
entrada es 0, se escribe en su forma de complemento (con una barra encima); si la entrada es 1, se escribe en su forma
sin complementar (sin barra). Por ejemplo, en la tabla 2.1 tenemos tres términos en el producto. Estos tres términos
son combinados mediante una función OR para obtener la expresión Booleana de suma de productos:

X = ABC + ABC + ABC (26)

La Figura muestra el diagrama interno de las compuertas listadas en la sección de materiales. Además de las
entradas y salidas de las compuertas, existen dos conexiones más que deben ser realizadas en cada chip: conexiones
de alimentación y tierra. Vcc (pin 14) debe conectarse a +5 voltios y GND (pin 7) para tierra con el fin de proveer
las conexiones de alimentación al circuito integrado. Las compuertas lógicas no funcionarán sin estas conexiones. Los
niveles lógicos para los pines de entrada se derivan de éste voltaje de alimentación, conectándolos a +5V para generar
la lógica 1 y a tierra para la lógica 0.

5
Diseño e implementación de un circuito combinacional que cumpla con la siguiente ecuación F =
sumatoria(0,1,4,6,7). Simplificar la función mediante el Algebra de Boole, y mapa de Karnaugh
13717 Página 6 de 8

Figura 1: Tabla de términos de productos de la tabla de verdad.

La Figura 9 muestra el diagrama lógico derivado de esta expresión Booleana. Este circuito puede ser implementado
con combinaciones de compuertas AND, OR y NOT.

Figura 2: Circuito suma de Productos (Construcción AND-OR).

Una configuración alternativa, se muestra en la Figura 10, puede ser construido utilizando solamente compuertas
NAND e inversores. La compuerta de salida es una NAND, mostrado en su equivalente de DeMorgan. El circuito
puede ser derivado de una configuración AND-OR simplemente invirtiendo todas las salidas AND y todas las entradas
OR. En este caso, ambos circuitos son igualmente eficientes de construir.

Figura 3: Circuito suma de Productos (Construcción AND-OR).

3.10. Instrumentos virtuales a utilizarse

Del NI ELVISmx Instrument Launcher se utilizara el Lector Digital (Digln), se muestra en la figura 10. Este
instrumento puede leer hasta 8 bits en código binario. Las entradas de datos del instrumento se localiza en el protoboard
que se muestra en la figura 11, se cuenta con 24 terminales digitales incluidas con la estación de trabajo. Los terminales
se seleccionan con ”lines to Read”

6
Diseño e implementación de un circuito combinacional que cumpla con la siguiente ecuación F =
sumatoria(0,1,4,6,7). Simplificar la función mediante el Algebra de Boole, y mapa de Karnaugh
13717 Página 7 de 8

Figura 4: LabVIEW Lector Digital.

Escritor Digital Es el instrumento virtual de escritura digital (DigOut)

Figura 5: Conexión en el ELVIS II y Ajustes.

4. Equipamiento necesario
4.1. Hardware requerido
• ITF 02
• NI ELVIS II para practicas de laboratorio.

• Entrenador con protoboard.

4.2. Software requerido

• Multisim 12 o posterior.

7
Diseño e implementación de un circuito combinacional que cumpla con la siguiente ecuación F =
sumatoria(0,1,4,6,7). Simplificar la función mediante el Algebra de Boole, y mapa de Karnaugh
13717 Página 8 de 8

• NI LabVIEW 2011 o posterior.

• NI DAQmx 9.3.5 o posterior.

• Para la utilización del ELVIS II: ELVISmx 4.3 o posterior (instalado desde el disco ELVIS II).

4.3. Lista de Componentes

• Cables unifilares, mı́nimo 200 unidades de distintos tamaños.
• Circuito Integrado (CI) 74LS00 o 74HC00, 6 unidades mı́nimo, (6 compuertas NAND).
• Circuito Integrado (CI) 74LS02 o 74HC02, 4 unidades mı́nimo, (4 compuertas NOR).

• Circuito Integrado (CI) 74LS04 o 74HC04, 6 unidades mı́nimo, (6 inversores NOT).

• Circuito Integrado (CI) 74LS08 o 74HC08, 6 unidades mı́nimo, (6 compuertas AND).
• Circuito Integrado (CI) 74LS32 o 74HC32, 6 unidades mı́nimo, (6 compuertas OR).
• Circuito Integrado (CI) 74LS86 o 74HC86, 6 unidades mı́nimo, (6 compuertas XOR).

5. Desarrollo del experimento

5.1. Procedimiento
1. Realice la tabla de verdad de las compuertas lógicas, AND, OR, NOT, NOR, NAND. Comprobar la tabla de
verdad utilizando el entrenador ITF-02.

2. Diseñe una función que de como respuesta la salida de una XOR de dos entradas y una salida, utilizando
compuertas AND, OR y NOT, realizar su tabla de verdad. Comprobar la tabla de verdad utilizando el entrenador
ITF-02.
3. Realice el diagrama sin simplificar representado por la siguiente expresión Booleana.

X = (AD + BD)C (27)

4. Monte el circuito graficado en el Paso 1, utilizando compuertas AND, e inversores. Del entrenador ITF 02.
Conecte un interruptor para cada entrada y un LED de control para la salida.
5. Construya la tabla de verdad del circuito montado en el Paso 2 utilizando todas las posibles combinaciones de
entrada. Complete los resultados en el espacio de abajo.
6. Escriba la expresión SOP (suma de productos) derivado de la tabla de verdad. Utilice el álgebra de Boole y
compare con el Mapa de Karnaugh para simplificar la expresión lo máximo posible.

7. Grafique el circuito descripto por la expresión booleana simplificada del paso 4 y conecte el circuito en el ITF
02.
8. Tome la tabla de verdad del circuito graficado en el Paso 5. Verifique que es la misma tabla de verdad construida
en el Paso 3.

9. Dada la Función f=sumatoria(0,1,4,6,7), obtener su tabla de verdad, mediante una simplificación algebraica
reducir su ecuación, y por ultimo comparar con la ecuación obtenida aplicando el mapa de karnaugh.

6. Referencias
Tocci, Sistemas Digitales: Principios y Aplicaciones,
Capı́tulo 4: Circuitos Lógicos Combinacionales
4.1 Forma de suma de productos
4.2 Simplificación de Circuitos Lógicos
4.3 Simplificación algebraica