UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS Ciclo Académico 2012 - I

FACULTAD DE INGENIERÍA ELÉCTRONICA Y ELECTRICA Fecha: 17-06-2012

ESCUELAS ACADEMICO PROFESIONALES Duración: 2 Horas

CURSO: ________DISEÑO DIGITAL__________________________________ COD. CURSO:

TIPO DE PRUEBA: PRACTICA No. Ex. PARCIAL EX. FINAL EX. SUST. X

IMPORTANTE: LA ATENCION PARA REVISION DEL EXAMEN Y ATENCION DE RECLAMOS EN EL AULA

DE CLASES, EL DIA 20 de Julio HORA : 9:00 AM AULA: 3er piso 15

1. PREGUNTA 1: Implemente una ruta de datos con la siguiente característica:

 Un banco de 16 registros cada uno de 8 bits.

 Un ALU que es capaz de realizar las siguientes operaciones:
o FA+B
o FA–B
o FB
o F0
 Tiene la capacidad de acceder de forma indirecta a una memoria SRAM.
 Las operaciones pueden ser:
o Reg  Reg vs Reg
o Reg  Reg vs Inm.
o Reg  Reg vs Memoria.
 También se puede almacenar el contenido de un registro a memoria (sin pasar por el ALU).

Se le pide:
a. Dibujar la ruta de datos (1 punto)
b. Encontrar la palabra de comando utilizada (2 puntos)
c. Encontrar todas las instrucciones posibles (2 puntos)
d. Escribir las instrucciones para realizar la siguiente operación (2 puntos):
i. VAR1 = [(VAR2 + 15) – (VAR3 + 17)]*2
e. Escribir el código VHDL del banco de registro (1 punto)

2. PREGUNTA 2: Implemente el código VHDL para un semáforo que cambia de forma automática:
a. ROJO dura 30 segundos,
b. AMBAR dura 5 segundos.
c. VERDE dura 35 segundos.

Se debe mostrar en dos display a 7 segmentos los tiempos de cada color en forma descendente.
Asuma que el oscilador es de 50MHz. (9 puntos)

3. PREGUNTA 3: Dibuje como es un CLB de un FPGA y cuál es el principio de implementación de una

función lógica de 4 variables (3 puntos).

EL PROFESOR