REPÚBLICA BOLIVARIANA DE VENEZUELA

MINISTERIO DEL PODER POPULAR PARA LA

EDUCACIÓN, CIENCIA Y TECNOLOGÍA.
INSTITUTO UNIVERSITARIO POLITÉCNICO
“SANTIAGO MARIÑO”
ESCUELA DE INGIENERÍA ELECTRÓNICA
EXTENSIÓN MATURÍN

LÓGICA COMBINACIONAL

Profesor (a): Realizado Por:

Ing. Luis Almeida Lugo Noelcris
Asignatura: V- 25.363.385
Sistemas Digitales II

Maturín, Abril 2019

 ÍNDICE

(Pp).
INTRODUCCIÓN .................................................................................................... 3

BASES TEÓRICAS ................................................................................................. 4

SUMADORES BÁSICOS ........................................................................................ 4

SUMADORES BINARIOS EN PARALELO ........................................................... 5

SUMADORES CON ACARREO SERIE Y ACARREO ANTICIPADO .................. 7

COMPARADORES.................................................................................................. 9

DECODIFICADORES ........................................................................................... 11

CODIFICADORES ................................................................................................ 14

CONVERTIDORES DE CÓDIGO ......................................................................... 16

MULTIPLEXORES ................................................................................................ 17

DEMULTIPLEXORES .......................................................................................... 20

GENERADORES / COMPROBADORES DE PARIDAD ...................................... 22

LOCALIZACIÓN DE AVERÍAS ........................................................................... 24

APLICACIÓN A LOS SISTEMAS DIGITALES ................................................... 25

CONCLUSIÓN ...................................................................................................... 31

REFERENCIAS ELECTRÓNICAS........................................................................ 31

2
 INTRODUCCIÓN

El término digital se deriva de la forma en que las computadoras realizan las

operaciones contando dígitos. Durante muchos años, las aplicaciones de la electrónica
digital se limitaron a los sistemas informáticos. Hoy día, la tecnología digital tiene
aplicación en un amplio rango de áreas además de la informática. Aplicaciones como
la televisión, los sistemas de comunicaciones, de radar, sistemas de navegación y
guiado, sistemas militares, instrumentación médica, control de procesos industriales y
electrónica de consumo, usan todos ellos técnicas digitales. A lo largo de los años, la
tecnología digital ha progresado desde los circuitos de válvulas de vacío hasta los
transistores discretos y los circuitos integrados, conteniendo algunos de ellos millones
de transistores.
El siguiente trabajo de investigación está constituido por los siguientes puntos:
 Sumadores básicos.
 Sumadores binarios en paralelo.
 Sumadores con acarreo serie y acarreo anticipado.
 Comparadores.
 Decodificadores.
 Codificadores.
 Convertidores de código.
 Multiplexores (selectores de datos).
 Demultiplexores.
 Generadores / comprobadores de paridad.
 Localización de averías.
 Aplicación a los sistemas digitales.

3
 BASES TEÓRICAS

SUMADORES BÁSICOS

Se entiende por sumador, un circuito lógico que calcula la operación suma. En

los computadores modernos se encuentra en lo que se denomina Unidad aritmético
lógica (ALU). Generalmente realizan las operaciones aritméticas en código binario
decimal o BCD exceso 3, por regla general los sumadores emplean el sistema binario.
En los casos en los que se esté empleando un complemento a dos para representar
números negativos el sumador se convertirá en un sumador- substractor.

SEMI-SUMADOR

Es un sumador capaz de sumar dos datos de un solo bit y producir un bit de

acarreo de salida. Demostración en el siguiente diagrama de bloques:

En la tabla de la verdad se desglosa como realiza la suma y produce el acarreo

el semi-sumador.

De lo cual es evidente la expresión lógica para cada salida C=A.B y S=A ⊕B.
Con lo cual, la implementación del semi-sumador como se muestra a continuación:

4
 SUMADOR COMPLETO

El semi-sumador no puede ser interconectado con otros medios sumadores

para sumar un sumador mas grande, por ello se diseña el sumador completo quien
presenta tres entradas, dos correspondientes a los dos bits que se van a sumar y una
tercera con el acarreo de la suma anterior. Y tiene dos salidas, el resultado de la suma
y el acarreo producido.
En la tabla de la verdad se visualiza como el sumador completo realiza su función:

Un análisis de esta tabla de la verdad y el uso de Mapas de karnaugh nos lleva a las
siguientes expresiones para C1 y S:
S=A⊕B⊕C0, C1=AB + (A⊕B) C0
Con lo cual la implementación del sumador completo es como se muestra a
continuación:

Semi-sumador

SUMADORES BINARIOS EN PARALELO

Los computadores y calculadoras implementan la operación de suma sobre

dos números binarios al mismo tiempo, donde cada número binario puede tener
varios dígitos binarios.

5
 En la tabla se muestra la suma de dos números binarios de cinco bits. Uno de
los operandos es almacenado en el acumulador; esto es, el acumulador contiene cinco
Flip-Flops, almacenando, en cada uno, los dígitos 10101. De la misma forma el otro
de los operandos, el que será sumado al primero, es almacenado en el registro B (en
este caso, 00111).
El proceso de suma comienza por la suma del bit menos significativo de ambos
operandos. Así, 1+1 = 10, que significa que la suma para esa posición es 0 y el
acarreo es 1.

Este acarreo (o bit de carry) será sumado a la siguiente posición, junto al bit
correspondiente de los operandos. Así, en la segunda posición 1+0+1 = 10, que
corresponde nuevamente a la suma 0 y el carry 1. Este carry será sumado a la
siguiente posición junto a los correspondientes bits de los operandos y así
sucesivamente hasta las últimas posiciones.
A cada paso en el proceso de suma se realiza la adición de tres bits; los dos de
los operandos y el de carry que viene de la posición previa. El resultado de la suma de
estos 3 bits produce 2 bits: un bit de suma y otro de carry que deberá ser sumado a la
siguiente posición. Este mismo proceso es usado para cada posición. Ahora, si se
quiere diseñar un circuito lógico que permita implementar este proceso, entonces
simplemente se deberá usar el mismo circuito para cada una de las posiciones. Esto se
ilustra en la Figura No. 10.
En este diagrama las variables Ai representan los bits del operando
almacenados en el acumulador (que también puede ser llamado el registro A). Las
variables Bi representan los bits del segundo operando almacenados en el registro B.
Las variables Ci representan los bits de carry entre las correspondientes posiciones.
Las variables Si son los bits de la suma para cada posición.

6
 Los circuitos Full-Adder usados en cada posición tienen tres entradas: un bit
A, un bit B y un bit C; y producen dos salidas: un bit de suma (S) y un bit de carry
(C).

Por ejemplo, el Full-Adder No. 0 tiene como entradas A0, B0 y C0, y produce las
salidas S0 y C1. Lo anterior se repite para todos los bits de los operandos.
Actualmente los computadores usan palabras de 32 y 64 bits, al contrario del de la
figura que sólo es un sumador de 5 bits.

Se llama sumador paralelo por que todos los bits de los operandos se usan
simultáneamente en todos los circuitos. Esto significa que la suma en cada posición
ocurre al mismo tiempo. Que es distinto de las sumas que se hacen en papel. Ya que
se toma cada posición una a la vez, comenzando desde las posiciones menos
significativas.

SUMADORES CON ACARREO SERIE Y ACARREO ANTICIPADO

SUMADOR CON ACARREO EN SERIE

 Cada sumador completo realiza una suma.

 Genera un acarreo que se le transmite al sumador siguiente.
 Los tiempos se van acumulando.

7
  Si ts es el tiempo para realizar una suma y t c el tiempo para realizar un acarreo,
resulta:
 Dato en S0 C1 S1 C2 ……… Sn-1 Sn = Cn
Tiempo ts tc ts + tc 2tc ……… ts + (n-1) tc ntc

SUMADOR CON ACARREO ANTICIPADO

A diferencia del sumador con acarreo en serie, los sumadores paralelo con acarre
anticipado se:
 Evalúan anticipadamente con lógica de 2 niveles de puertas.
 Las sumas se realizan posteriormente en paralelo.
 En primer lugar se obtienen los términos de generación y propagación.
Pi= Ai ⊕ Bi
Gi= Ai Bi
Todos los términos se calculan en paralelo desde el primer momento

8
  Cálculo del acarreo
– Desarrollando la fórmula iterativa 𝐶𝑖 + 1 = 𝑃𝑖 𝐶𝑖 + 𝐺𝑖 todos los acarreos
dependen de propagaciones, generaciones y acarreo inicial.
𝐶1 = 𝑃0 𝐶0 + 𝐺0
𝐶2 = 𝑃1 𝐶1 + 𝐺1 = 𝑃1 (𝑃0 𝐶0 + 𝐺0) + 𝐺1 = 𝑃1𝑃0𝐶0 + 𝑃1𝐺0 + 𝐺1 . . ..
– Cualquier función booleana puede expresarse con lógica de 2 niveles de
puertas
 Cálculo de las sumas
Si = Pi ⊕ Ci

1. Propagación y
Generación

3. Suma

2. Acarreos

COMPARADORES

Un circuito digital comparador realiza la comparación de dos palabras A y B

de N bits tomadas como un número entero sin signo e indica si son iguales o si una es
mayor que otra en tres salidas A = B, A > B y A < B. Bajo cualesquiera valores de A
y B una y sólo una de las salidas estará a 1, permaneciendo las otras dos salidas a 0.
como se muestra en la imagen inferior. El comparador de orden más bajo tiene un
nivel lógico ALTO (+5v) en la entrada A = B.

9
COMPARADORES DE MAGNITUD PARA DETERMINAR LA RELACIÓN ENTRE
DOS NÚMEROS BINARIOS

Los comparadores MSI ofrecen salidas para indicar cual de los números es
más grande o si son iguales. Los bits se enumeran empezando en 0, en vez de 1 como
en el caso de los sumadores. Igualmente se ofrecen entradas en cascada para expandir
el comparador a números más grandes.

MSI de 4-bit 74LS85.

COMPARADORES EN CASCADA PARA REALIZAR COMPARACIONES

DE NÚMEROS MÁS GRANDES

Los comparadores se pueden expandir usando las entradas en cascada como se

muestra en la imagen inferior. El comparador de orden más bajo tiene un nivel lógico
ALTO (+5v) en la entrada A = B.
LSBs MSBs

10
 DECODIFICADORES

El decodificador es un dispositivo que acepta una entrada

digital codificada en binario y activa una salida. Este dispositivo tiene varias
salidas, y se activará aquella que establezca el código aplicado a la entrada.

DECODIFICADOR BINARIO BÁSICO

 Un decodificador es un circuito lógico que detecta la presencia de una

combinación específica de bits en su entrada.
 Dos decodificadores simples que detectan la presencia del código binario
0011 se muestra en la figura de abajo. El primero tiene una salida activa en
nivel alto “HIGH”; el segundo tiene una salida activa en nivel bajo “LOW”.

Decodificador activo con Decodificador activo con

nivel alto para 0011 nivel bajo para 0011

Los decodificadores MSI tienen múltiples

salidas para decodificar cualquier combinación de
entradas. Por ejemplo, el decodificador binario-a-
decimal que se muestra aquí tiene 16 salidas – una
para cada combinación de entradas binarias.

11
Un decodificador MSI específico es el 74HC154 (decodificador
4 a 16). Incluye dos entradas de selección las cuales deben estar
activas para habilitar las salidas (se activan con un nivel bajo en
ambas entradas). Estas líneas pueden ser utilizadas para expandir
el decodificador para entradas más grandes.

DECODIFICADORES BCD A 7-SEGMENTOS EN SISTEMAS CON DISPLAYS.

Los decodificadores BCD-a-Decimal aceptan una entrada decimal codificada

en BCD y activan uno de diez posibles indicadores de dígito decimal.

EJEMPLO: Asuma que las entradas al decodificador 74HC42 son la secuencia 0101,
0110, 0011, y 0010. Describa la salida.

SOLUCION: Todas las líneas están en nivel alto (HIGH) excepto la salida que está
activa, que está en bajo (LOW). Las salidas activas son 5, 6, 3, y 2 en ese orden.

Otro decodificador útil es el 74LS47. Este realiza la decodificación BCD a

display de siete segmentos con salidas activas a nivel bajo (LOW).
Las salidas de a-g están diseñadas para corrientes mucho más altas que otros
dispositivos.

12
 Aquí el 74LS47 está conectado a un display de LEDs de siete segmentos.
Observe las resistencias que limitan la corriente, requeridas para prevenir la
saturación de los LEDs del display.

El MSI 74LS47 permite la supresión de ceros, que no despliega los ceros

innecesarios pero mantiene los ceros significativos. La salida BI/RBO está conectada
a la entrada RBI del próximo decodificador.

Sin despliegue sin despliegue Dependiendo de tipo de

Display, se podrían requerir
resistores que limiten la
corriente.

13
 Finalmente, la supresión de ceros también elimina los ceros innecesarios a la
derecha del punto decimal como ilustra la figura. La entrada RBI está conectada a la
salida BI/RBO del siguiente decodificado

CODIFICADORES

Circuito combinacional con 2N entradas y N salidas, cuya misión es presentar

en la salida el código binario correspondiente a la entrada activada.
Existen dos tipos fundamentales de codificadores:
 codificadores sin prioridad.
 codificadores con prioridad.

CODIFICADOR DE PRIORIDAD BCD-BINARIO EN UN SENCILLO SISTEMA CON

TECLADO

 Un codificador acepta un nivel lógico activo en una de sus entradas y la

convierte a una salida codificada, tal como BCD o binaria.
 El codificador decimal a BCD es un codificador con una entrada para cada
uno de los diez dígitos decimales y cuatro salidas que representan el código
BCD para el dígito activo.
 A la derecha se muestra el diagrama lógico básico.
 No hay una entrada cero porque las salidas estarán todas a nivel bajo cuando
la entrada es cero.

14
EJEMPLO: Mostrar como el codificador decimal a BCD convierte el número decimal
3 en un código BCD 0011.

SOLUCION: Las dos puertas OR superiores tienen un uno como se indica con las
líneas rojas. De esta manera la salida es 0011.

El 74HC147 es un ejemplo de C.I. de un codificador. Tiene diez entradas

activas en BAJO y convierte la entrada activa a una salida BCD activa en BAJO.
Este dispositivo ofrece mayor flexibilidad ya que es un codificador con
prioridad. Esto quiere decir que si hay más de una entrada activa, aquella con el dígito
decimal de mayor orden estará activa.

15
 CODIFICADOR DE TECLADO

La línea cero no es necesitada por el

codificador, pero podría ser utilizada por
otros circuitos para detectar una tecla
presionada

CONVERTIDORES DE CÓDIGO

Son circuitos combinacionales cuya función es cambiar los datos de un código

binario a otro, esto es así porque para determinadas operaciones de transmisión y
procesamiento de información son más eficaces unos códigos que otros. Se suelen
implementar mediante dispositivos lógicos programables.

CONVERTIR, UTILIZANDO DISPOSITIVOS LÓGICOS, NÚMEROS EN

CÓDIGO BINARIO A CÓDIGO GRAY, Y CÓDIGOS

Hay varios convertidores de código que cambian un código a otro. Dos

ejemplos son los convertidores Binario-a-Gray y el convertidor Gray-aBinario de
cuatro bits.

Mostrar la conversión de binario 0111 a código Gray y vice versa.

16
 Binario-a-Gray Gray-a-Binario

MULTIPLEXORES

Son circuitos combinacionales con varias entradas y una única salida de datos.
Están dotados de entradas de control capaces de seleccionar una, y solo una, de las
entradas de datos para permitir su transmisión desde la entrada seleccionada hacia
dicha salida.

MULTIPLEXORES PARA LA SELECCIÓN DE DATOS, LOS DISPLAYS

MULTIPLEXADOS, LA GENERACIÓN DE FUNCIONES LÓGICAS Y
SISTEMAS SENCILLOS DE COMUNICACIONES.

Un multiplexor selecciona una línea de datos desde dos o más líneas de

entrada y encamina los datos de la línea seleccionada a la salida. En particular, la
línea de datos que se selecciona es determinada por las entradas de selección.
Dos líneas de selección se muestran para escoger cualquiera de las cuatro
entradas de datos.
la línea de datos se seleccionada si S1 S0 = 10 es D2

17
 DISPLAYS MULTIPLEXADOS

La función que realiza este circuito es contar los pulsos que ingresan por el
pin 12, entre 000y 999, y presentar en el display de tres dígitos, el estado de esta
cuenta.

El CI 4553 es el encargado de contar los pulsos y entregar a la salida, en

forma secuencial, el resultado del conteo de unidades, decenas y centenas codificadas
en BCD. El dispositivo cuenta común oscilador interno que es el que permite que los
dígitos se iluminen cíclicamente y con una frecuencia lo suficientemente elevada (1,2
KHz) de manera de dar la ilusión óptica de que todos los dígitos están presentes al
mismo tiempo. Este método de presentar información digital se denomina
comúnmente multiplexaje por di-visión de tiempo o visualización dinámica.
Con el empleo de esta técnica, en lugar de tener acceso directo a las doce salidas del c
onta-dor BCD (lo cual implicaría disponer de un mayor número de pines),
se almacena temporalmente la cuenta y se muestra periódicamente en cuatro líneas de
salida. El CI 4543 es un decodificador que recibe la información en BCD y la
convierte a su representación de siete segmentos equivalente para suministrarla al
display de tres dígitos.

18
 LA GENERACIÓN DE FUNCIONES LÓGICAS

Las entradas de selección se toman como entradas de las variables. Para una
combinación dada de las variables de entrada se establece una "conexión" entre la
entrada correspondiente y la salida. De modo que basta con poner el terminal
correspondiente a “0" o a “1" según el valor que ha de tomar la función para la
combinación seleccionada de las entradas (según la tabla de verdad). De modo que
para generar una función de tres variables necesitamos un multiplexor de 8 a 1.

Ejemplo: generar la función

Utilizar un multiplexor de 4 a 1, procediendo de la siguiente manera:

 Seleccionadas n-1 de las n variables, para cada conjunto de ellas, la salida
puede tomar uno de los cuatro valores siguientes:
 “0", cualquiera que sea el valor de la n-sima variable
 “1", cualquiera que sea el valor de la n-sima variable
 C, es decir el valor que toma la n-sima variable
 C’, el complementario.
Ejemplo, de la misma función lógica de 3 variables

19
Ejemplo:
f =Σ m(3,4,5,6,7,12,13,14)

DEMULTIPLEXORES

Es un circuito combinacional que tiene una entrada de información de datos d

y n entradas de control que sirven para seleccionar una de las 2n salidas, por la que ha
de salir el dato que presente en la entrada.

20
 DECODIFICADORES COMO DEMULTIPLEXORES

Un demultiplexor (DEMUX) realiza la

función opuesta de un MUX. Conmuta los datos
desde una línea de entrada a dos o más líneas de
salida dependiendo de las entradas seleccionadas.
El C.I. 74LS138 puede funcionar tanto como un
decodificador o como un demultiplexor. Cuando se
conecta como un DEMUX, los datos se aplican a
una de las entradas habilitadas, y luego son
encaminados a la línea de salida seleccionada
dependiendo del valor en las líneas de selección.

Las salidas están activas en BAJO

Determinación de las salidas, dadas las entradas mostradas

21
 GENERADORES / COMPROBADORES DE PARIDAD

Paridad es un método de detección de errores que utiliza un bit extra asociado

a un grupo de bits para forzarlos a ser par o impar. En paridad par, el número total de
unos debe ser par; en paridad impar el número total de unos debe ser impar.

EJEMPLO: La letra ASCII “S” es 1010011. Mostrar el bit de paridad para la letra
“S” con paridad par e impar.
SOLUCION: S con paridad impar = 11010011

S con paridad par = 01010011

El C.I. 74LS280 se puede utilizar para generar un bit de paridad o para

comprobar un flujo de datos de entrada para paridad par o impar.

Comprobador: El C.I. 74LS280 puede examinar códigos de hasta 9 bits. La salida

par será normalmente ALTA si la línea de datos tiene paridad par; por el contrario,
será un nivel lógico BAJO. Igualmente, la salida impar será ALTA si la línea de datos
tiene paridad impar; en otro caso, será un nivel lógico BAJO.
Generador: Para generar paridad par, el bit de paridad se toma desde la salida de
paridad impar. Para generar paridad impar, la salida se toma desde la salida de
paridad par.

22
USAR GENERADORES Y COMPROBADORES DE PARIDAD PARA
DETECTAR ERRORES DE BITS EN LOS SISTEMAS DIGITALES

 La función generadora de paridad impar/par para un mensaje de n bits más el

bit de paridad P corresponde a la función :
Si estudiamos el caso de 2 bits tenemos que :
La salida toma valor 1 si el número de unos es impar y cero si es par

 Siendo:
PO: El bit de paridad impar que es la función XOR= OR-EXCLUSIVO de los
bits que componen la palabra de código. El circuito detecta la paridad de una
combinación binaria, y añade el bit obtenido a la combinación de n bits para
lograr una combinación de n+1 bit cuya paridad es constante.

 Se utiliza para detectar errores en la transmisión de datos

23
 LOCALIZACIÓN DE AVERÍAS

Las secciones anteriores nos han introducido en el modo de operación de los

circuitos lógicos combinacionales y las relaciones entre las entradas y las salidas.
Estos conocimientos son esenciales cuando hay que localizar una avería en un
circuito digital, ya que se debe conocer qué niveles lógicos o señales hay que buscar
en el circuito para un conjunto dado de condiciones de entrada.
En un circuito lógico combinacional, la salida de una puerta puede conectarse a dos o
más entradas de otra puerta, como muestra la Figura 5.42. Las interconexiones se
cruzan en un punto eléctrico común que se denomina nodo. La puerta G1 dexcita al
nodo, y las demás puertas representan las cargas conectadas al nodo. Una puerta
excitadora puede excitar a un determinado número de entradas de puertas de carga,
hasta el máximo determinado por su fan-out específico. En esta situación, se pueden
producir diversos tipos de fallos. Algunos de estos tipos de fallos son difíciles de
aislar en una puerta, ya que todas las puertas conectadas al nodo se ven afectadas. Los
fallos más comunes son los siguientes:
1. Salida en circuito abierto en la puerta excitadora. Este fallo da lugar a pérdida
de la señal en todas las puertas de carga.
2. Entrada en circuito abierto en una puerta de carga. Este fallo no afectará al
funcionamiento de ninguna otra puerta conectada al nodo, pero hará que no se
detecte señal de salida en la puerta que falla.
3. Salida cortocircuitada de la puerta excitadora. Este fallo puede dar lugar a
que el nodo permanezca en estado BAJO (cortocircuitado a masa) o en estado
ALTO (cortocircuitado a VCC).
4. Entrada cortocircuitada en una puerta de carga. Este fallo también hace que el
nodo se mantenga a nivel BAJO (cortocircuitado a masa) o en estado ALTO
(cortocircuitado a VCC).

24
 Cuando se están localizando averías en circuitos lógicos, se debe empezar por
una comprobación visual con el fin de localizar los problemas obvios. La inspección
visual debería incluir los conectores además de los componentes. Los conectores
externos se usan frecuentemente para llevar a una tarjeta de circuito las señales, la
alimentación y la masa. Las superficies de contacto de los conectores deben estar
limpias y deben tener una buena fijación mecánica. Un conector sucio puede producir
un fallo intermitente o completo del circuito. Los conectores externos se pueden
limpiar con un borrador de lápiz normal y un bastoncillo humedecido en alcohol.
También se deberían comprobar todos los conectores para localizar los pines que no
estén bien ajustados.

APLICACIÓN A LOS SISTEMAS DIGITALES

IDENTIFICAR GLITCHES (IMPULSOS NO DESEADOS DE MUY CORTA

DURACIÓN), ERRORES MUY COMUNES EN LOS SISTEMAS DIGITALES.

En esta aplicación a los sistemas digitales, se desarrolla la lógica de control de

un sistema digital que permite controlar el fluido que hay en un tanque de
almacenamiento. El propósito de la lógica es mantener un nivel apropiado de fluido
controlando las válvulas de entrada y de salida. La lógica también tiene que controlar

25
la temperatura del fluido dentro de un determinado rango y disparar una alarma si el
sensor de nivel o el sensor de temperatura falla.
Las salidas de la lógica de control del sistema controlan la entrada de fluido,
la salida de fluido y la temperatura del mismo. La lógica de control actúa sobre una
válvula de entrada que permite que el fluido entre en el tanque hasta que el sensor de
nivel alto se activa al quedar sumergido en el fluido. Cuando el sensor de nivel alto
está sumergido (activado) la lógica de control cierra la válvula de entrada. El fluido
contenido en el tanque debe mantenerse dentro de un rango de temperatura
especificado, el cual queda determinado por dos sensores de temperatura. Uno de los
sensores de temperatura indica si el fluido está demasiado caliente y el otro si el
fluido está demasiado frío. La lógica de control activa un elemento de calefacción si
los sensores de temperatura indican que el fluido está demasiado frío. La lógica de
control mantiene abierta la válvula de salida siempre que el sensor de nivel bajo esté
sumergido y el fluido se encuentre a la temperatura adecuada. Cuando el nivel de
fluido cae por debajo del sensor de nivel bajo, la lógica de control cierra la válvula de
salida.
REQUISITOS DE OPERACIÓN

Los niveles máximo y mínimo de fluido quedan determinados por las

posiciones de los sensores de nivel del tanque. La salida de cada sensor estará a nivel
ALTO mientras que esté sumergido en el fluido y estará a nivel BAJO cuando no
quede sumergido. Cuando la salida del sensor de nivel alto está a nivel BAJO, la
lógica de control genera un nivel ALTO y abre la válvula de entrada. Cuando la
salida del sensor de nivel alto está a nivel ALTO, la lógica de control genera un nivel
BAJO y cierra la válvula de entrada.
Antes de abrir la válvula de salida, el fluido debe encontrarse dentro del
rango de temperatura especificado. Un sensor genera un nivel ALTO cuando el fluido
está muy caliente y el otro sensor de temperatura genera un nivel ALTO cuando la
temperatura es demasiado baja. La lógica de control genera un nivel ALTO para
activar el elemento de calefacción cuando se tiene la indicación de temperatura baja;

26
en caso contrario, el elemento de calefacción está apagado. Cuando aparece la
condición de temperatura alta, se activa una alarma.
Cuando el sensor de nivel bajo genera una salida a nivel ALTO (lo que indica
que está sumergido) y la salida de los dos sensores de temperatura están a nivel
BAJO (lo que indica que el fluido está a la temperatura correcta), lógica de control
abre la válvula de salida. Si la salida del sensor de nivel bajo pasa a nivel BAJO o si
las salidas de los sensores de temperatura pasan a nivel ALTO, la lógica de control
cierra la válvula de salida.
Si la lógica de control detecta un fallo en cualquiera de los sensores o una
condición de temperatura muy alta, se activa una alarma. Un fallo en un sensor de
nivel se produce cuando el sensor de nivel alto está activado y el sensor de nivel bajo
no lo está. Un fallo en un sensor de temperatura se indica mediante la activación de
los dos sensores a un mismo tiempo.

DISEÑO DE LA LÓGICA DE CONTROL

Hay cuatro salidas diferentes, una para la válvula de entrada, una para la
válvula de salida, una para el sistema de calefacción y una para la alarma. Se abordará
el diseño como cuatro circuitos lógicos separados. Lógica de la válvula de entrada
Comenzamos diseñando el circuito lógico para la válvula de entrada. La salida de este
circuito lógico es la variable VENTRADA. El primer paso consiste en transferir los
datos de la tabla de verdad a un mapa de Karnaugh y desarrollar una expresión suma
de productos. Las variables de entrada LH , LL , TH y TL son las variables del mapa
y los estados de VENTRADA se dibujan y agrupan. Los 0s del mapa son las
condiciones de entrada cuando la válvula de entrada está cerrada y los 1s son las
condiciones de entrada.

27
Tanque de almacenamiento de fluido con controles y sensores de
nivel y temperatura

28
 Entradas y salidas de la lógica de control del tanque

Cuando dicha válvula está abierta. La expresión suma de productos resultante

para la lógica de la válvula de entrada da lugar a la implementación NAND mostrada
en la parte (b) de la figura. Lógica de la válvula de salida A continuación diseñamos
el circuito lógico para la válvula de salida. La salida de este circuito lógico es
VSALIDA. De nuevo, el primer paso consiste en transferir los datos de la tabla de
verdad a un mapa de Karnaugh y desarrollar una expresión suma de productos. La
variables de entrada, LH , LL , TH y TL son las variables del mapa y los estados de
VSALIDA se dibujan y agrupan.

29
Simplificación mediante el mapa de Karnaugh e implementación de la lógica de la válvula de entrada

Los 0s del mapa son las condiciones de entrada cuando la válvula de salida
está cerrada y los 1s son las condiciones de entrada cuando dicha válvula está abierta.
La expresión suma de productos resultante para la lógica de la válvula de salida da
lugar a la implementación NAND mostrada en la parte (b).

30
 CONCLUSIÓN

En la actualidad, los sistemas digitales son muy utilizados y variados para diferentes
tipos de aplicaciones las cuales en su mayoría son aplicadas en la industria y en
mayor parte de los equipos electrónicos.
Es por esto que es necesario saber a grandes rasgos las aplicaciones, y cómo
funcionan los diferentes tipos de sistemas digitales, así nosotros poder desarrollar la
capacidad de aplicar y de poder trabajar con ellos sin ningún tipo de dificultad.
Dada la importancia de las operaciones aritméticas básicas en el diseño de circuitos
digitales , se a realizado un reencuentro de los principales circuitos integrados que las
implementan. En particular, se examinaron sumadores de 3 y 4 bits y la forma como
pueden conectarse en cascada para aumentar el tamaño de los números procesados.
Adicionalmente se demostró el uso de los sumadores que con una pequeña cantidad
de lógica adicional permiten obtener fácilmente otras operaciones
Los multiplexores y los demultiplexores, constituidos internamente por
puertas lógicas. los multiplexores nos permiten seleccionar entre uno de varios
canales de entrada (tuberías) para sacarlo por la salida. por ello disponen de unas
entradas de datos (por donde entra el “agua”), unas entradas de selección (llaves de
paso) y un canal de salida. estos canales de datos pueden ser de varios bits, sin
embargo, en este capítulo nos hemos centrado en los multiplexores que tienen canales
de datos de 1 bits, puesto que a partir de ellos podemos construir multiplexores con
canales de datos de mayor cantidad de bit, así como multiplexores que tienen mayor
cantidad de canales de entrada.
Un codificador es un esquema que regula una serie de transformaciones sobre
una información, es decir, pueden transformar un señal a una forma codificada usada
para la transmisión o cifrado o bien obtener la señal adecuada para la visualización o
edición a partir de la forma codificada.
Mientras que el decodificador convierte un código binario de entrada detal
forma que cada línea de salida ser( activada para una sola de las combinaciones
posibles de entrada.

31
 REFERENCIAS ELECTRÓNICAS

 https://www2.uned.es/ca-
bergara/ppropias/Morillo/web_ing_compu/4_alu/transp_alu.pdf
 https://personales.unican.es/manzanom/Planantiguo/EDigitalI/Comp_G10_08.
pdf
 http://rioscircuitlg.blogspot.com/2010/10/un-sumador-binario-en-
paralelo.html
 http://www.fdi.ucm.es/profesor/mendias/FC/FCpracticas1.pdf
 http://www.esi.uclm.es/www/isanchez/teco0910/tema8.pdf
 https://www.digilogic.es/multiplexado-display-siete-segmentos/
 http://ocw.usal.es/eduCommons/ensenanzas-
tecnicas/electronica/contenido/electronica/Tema8_CircCombinacionales.pdf
 https://www.academia.edu/7859130/Fundamentos_de_Sistemas_Digitales

32