Está en la página 1de 4

UNIVERSIDAD PEDAGOGICA Y TECNOLOGICA DE COLOMBIA

FACULTAD DE INGENIERIA
ESCUELA DE INGENIERÍA ELECTRÓNICA
EXTENSIÓN TUNJA
CURSO DE ELECTRONICA DIGITAL II

LABORATORIO Nº2
LOGICA DE TRANSFERENCIA ENTRE REGISTROS
(Módulos Funcionales en FPGA)

1. OBJETIVOS
 Implementar algoritmos en FPGAs empleando los conceptos de lógica de
transferencia entre registros.
 Diseñar un ASMD o FSMD a partir de un algoritmo que modela la solución a un
problema particular
 Diseñar el data Path y Control Path de un problema o algoritmo particular a partir de
una ASMD o un FSMD
 Realizar una descripción en VHDL de un problema particular solucionado mediante
RTL, empleando los estilos de codificación recomendados por ALTERA o OpenCores.

2. MATERIALES Y EQUIPOS REQUERIDOS


 Tarjeta de desarrollo DE1 de Terasic Technologies
 Tarjeta de desarrollo DE0-Nano de Terasic Technologies
 FPGA Cyclone II EP2C20F484C7
 Computador

3. HERRAMIENTAS DE SOFTWARE REQUERIDO

 Quartus II v13.0
 Modelsim Altera Starter-Edition

4. DESCRIPCIÓN DEL LABORATORIO

PARTE I
Empleando la metodología de diseño digital basada en lógica de transferencia entre
registros, realice el diseño de un receptor y transmisor serial asíncrono, de tal manera que
cumpla con lo establecido en el protocolo RS232. Tenga en cuenta que el sistema de
comunicación debe cumplir con los siguientes parámetros.
 Tamaño del dato a transmitir: 8 bits
 1 bit de stop
 0 bit de paridad
 Baud rate: según la siguiente tabla

Tabla 1. Selección se tasas de transmisión de acuerdo con el código de los estudiantes


Sumar el último digito del código de los integrantes Baud rate
del grupo y dividirlo entre el número de estudiantes
del grupo.
1 1200
2 2400

Curso de Electrónica Digital II Escuela de Ingeniería Electrónica.


Profesor: Juan David Guerrero Balaguera.
UNIVERSIDAD PEDAGOGICA Y TECNOLOGICA DE COLOMBIA
FACULTAD DE INGENIERIA
ESCUELA DE INGENIERÍA ELECTRÓNICA
EXTENSIÓN TUNJA
CURSO DE ELECTRONICA DIGITAL II
3 4800
4 9600
5 14400
6 19200
7 38400
8 57600
9 115200

En la figura 1 se presenta la interfaz de entradas y salidas del transmisor receptor serial.


Tenga en cuenta que se debe diseñar el transmisor y receptor de forma independiente.

Figura 1. Interfaz entradas y salidas del módulo de comunicación serial.

PARTE II
Empleando el receptor serial de la parte anterior diseñe un sistema digital que tome el
dato que entrega el receptor y lo muestre en una pantalla LCD2X16. Para realizar esta
parte usted debe conectar el receptor serial con el computador a través de un conversor
serial a USB FT232RL, tenga en cuenta que este conversor requiere un driver el cual lo
puede descargar de la web. El diseño del controlador lo debe realizar mediante la
metodología de diseño basado en RTL. En la figura 2 se presenta un diagrama de
bloques básico que ilustra la idea del diseño.

Figura 2. Diagrama de bloques general para la parte II

PARTE III
Diseñar un sistema digital que permita hacer la lectura de un sensor ultrasónico de
distancia HC-SR04, el sistema debe diseñarse empleando la metodología de lógica de
transferencia entre registros, la lectura se debe enviar hacia el computador y se debe
visualizar en un terminar virtual por ejemplo tera term.

Curso de Electrónica Digital II Escuela de Ingeniería Electrónica.


Profesor: Juan David Guerrero Balaguera.
UNIVERSIDAD PEDAGOGICA Y TECNOLOGICA DE COLOMBIA
FACULTAD DE INGENIERIA
ESCUELA DE INGENIERÍA ELECTRÓNICA
EXTENSIÓN TUNJA
CURSO DE ELECTRONICA DIGITAL II

EL INFORME DEBE CONTENER

 Algoritmos escritos como pseudocódigo


 Carta ASMD o la FSMD
 Selección de registros y microoperaciones
 Diagramas de bloques de datapath y unidad de control
 Simulaciones
 Análisis de resultados
 Conclusiones
 Bibliografía

Para el registro del informe se debe utilizar el formato dispuesto por el docente. Revisar
formato en Aula virtual. La extensión del informe no debe superar 10 PÁGINAS. (Por favor
no usar marca de agua en los informes que se ven muy mal presentados)

 Fecha de entrega PRÁCTICA: semana 14 de I periodo académico de 2018.


 Fecha de entrega INFORME: semana 11 de I periodo académico de 2018 (impreso
el día de la sustentación).

1. METODOLOGÍA DE EVALUACIÓN:

 Funcionamiento: 30%
 Sustentación: 30%
 Informe de laboratorio: 40%

Observación: Para la sustentación el docente elegirá a uno de los integrantes del


grupo, quien debe responder a las preguntas que se le hagan. Adicionalmente, se le
pedirá al grupo hacer una modificación de cualquier ejercicio de laboratorio para el
cual dispondrán de 1 a 2 minutos.

2. RECOMENDACIÓN:

N/A

3. BIBLIOGRAFÍA
[1] P. J. Ashenden, The Designer’s Guide to VHDL. Elsevier Science, 2010.
[2] S. Brown and Z. Vranesic, Fundamentals of Digital Logic with VHDL Design with CD-ROM,
2nd ed. New York, NY, USA: McGraw-Hill, Inc., 2005.
[3] P. P. Chu, Embedded SOPC design with NIOS II processor and VHDL examples. John
Wiley & Sons, 2011.
[4] P. P. Chu, RTL hardware design using VHDL: coding for efficiency, portability, and
scalability. John Wiley & Sons, 2006.
[5] T. L. Floyd, Digital Fundamentals, Global Edition. Pearson Education Limited, 2015.
[6] W. A. Kester and inc Analog Devices, Data Conversion Handbook. Elsevier, 2005.
[7] S. Kilts, Advanced FPGA Design: Architecture, Implementation, and Optimization. Wiley,
2007.
[8] W. Kleitz, Digital Electronics: A Practical Approach with VHDL. Pearson Education, Limited,
Curso de Electrónica Digital II Escuela de Ingeniería Electrónica.
Profesor: Juan David Guerrero Balaguera.
UNIVERSIDAD PEDAGOGICA Y TECNOLOGICA DE COLOMBIA
FACULTAD DE INGENIERIA
ESCUELA DE INGENIERÍA ELECTRÓNICA
EXTENSIÓN TUNJA
CURSO DE ELECTRONICA DIGITAL II
2013.
[9] M. M. Mano and M. D. Ciletti, Digital Design. Pearson Prentice-Hall, 2007.
[10] M. M. Mano, C. R. Kime, J. A. H. Camacho, M. Eckert, and B. V Lozano, Fundamentos de
dise{ñ}o l{ó}gico y de computadoras. Pearson Educaci{ó}n, 2005.
[11] F. Ohnhäuser, Analog-Digital Converters for Industrial Applications Including an Introduction
to Digital-Analog Converters. Springer Berlin Heidelberg, 2015.
[12] Á. G. Olivo and J. P. Mart’\inez, Dise{ñ}o de procesadores con VHDL. Publicaciones de la
Universidad de Alicante, 2007.
[13] D. A. Patterson and J. L. Hennessy, Computer Organization and Design: The
Hardware/software Interface. Morgan Kaufmann, 2012.
[14] V. A. Pedroni, Finite State Machines in Hardware: Theory and Design (with VHDL and
SystemVerilog). MIT Press, 2013.
[15] B. Prince, Emerging Memories: Technologies and Trends. Springer US, 2007.
[16] F. Tappero and B. Mealy, Free Range VHDL. Libro Hobby, 2005.
[17] R. Tocci, N. Widmer, and G. Moss, Digital Systems, Global Edition. Pearson Education,
Limited, 2016.
[18] F. Vahid, Digital Design with RTL Design, Verilog and VHDL. John Wiley & Sons, 2010.
[19] J. F. Wakerly, Digital Design: Principles and Practices. Pearson Education, 2017.
[20] W. Wolf, FPGA-Based System Design. Pearson Education, 2004.
[21] R. Woods, J. McAllister, Y. Yi, and G. Lightbody, FPGA-based Implementation of Signal
Processing Systems. Wiley, 2008.

Curso de Electrónica Digital II Escuela de Ingeniería Electrónica.


Profesor: Juan David Guerrero Balaguera.

También podría gustarte