Documentos de Académico
Documentos de Profesional
Documentos de Cultura
En la etapa transmisora, la señal que llega en banda base se modula en una etapa
“Moduladora-GMSK” para llevarlas a portadoras de las bandas de 900MHz y 1800MHz.
Vea que la modulación se realiza por medio de dos osciladores controlados por tensión
(VC0), uno de 195MHz para GSM y otro de 325MHz para DCS 1800. Estas conversiones
se realizan por medio de moduladores balanceados IQ y un posterior bloque sumador
(APC Loop). Cabe aclarar que todas las señales IQ y de RF son tratadas en moduladores
balanceados para disminuir interferencias (crosstalk effects).
De acuerdo con las recomendaciones para GSM, el transmisor y el receptor nunca son
activados al mismo tiempo.
La recepción de señales en todas las bandas por medio de un teléfono celular comienzan
en la antena del móvil, ya sea externa o interna.
En la figura 1 podemos apreciar un diagrama en bloques de la etapa de antena de un
teléfono Motorola Nivel 3 (en este caso hacemos referencia a un equipo A920 que
además de las bandas normales de trabajo, también opera en UMTS en 2.1GHz). M001
es un interruptor mecánico que une a la antena con el circuito interno y que desconecta a
la antena del teléfono del circuito interno cuando se conecta una antena externa. El
camino de la señal de RF “cambiará” entonces, cuando se conecte una antena externa al
conector macho del tipo SMA. La señal (ya sea proveniente de la antena del teléfono o de
una antena externa) llega a un FEM (Front End Module o módulo de salida) que se
encarga de seleccionar “el sistema” de trabajo y proveer las condiciones de operación
para dicha banda (seleccionará entre EGSM, DCS, PCS Y WCDMA).
La selección para trabajar con tecnología GSM se realiza mediante líneas de control que
en el diagrama en bloques tienen el N_BAND_1 y N_BAND_0_G. La selección de modo
es hecha por líneas de control (HL_TX_EN, RX_EN_LIFE, N_GSM_EXC_EN, y
SM_EXC_EN). Note la forma en se recepcionan señales WCDMA. Existe un “arreglo
circuital” que permite que mientras que el teléfono esté trabajando en un sistema GSM en
cualquier banda, éste pueda descubrir señales de una estación de base de WCDMA. El
microcontrolador podrá tomar la decisión de “sincronizarse con sistema WCDMA, en
función de cómo esté programado.
De la misma manera, si el móvil está operando en WCDMA y se detecta una estación
base EGSM se podrá tomar la decisión de emigrar de WCDMA hacia EGSM para que el
celular siga funcionando (ahora con otro sistema, de acuerdo con lo detectado de la
estación base). Esto no será posible para señales de estaciones base que operen en las
bandas PCS y DCS.
Una vez que una señal es detectada en la antena de un móvil, ya sea EGSM, PCS o
DCS, primero pasa por circuitos tipo “balun” (balanced-unbalanced) que convierten a
dicha señal en “balanceada respecto de un punto de referencia” (convierte una señal
desequilibrada a la condición de línea equilibrada, tal como sucede en un sintonizador de
un receptor de televisión) para luego ser conducida al circuito integrado, que realiza su
tratamiento y que en el diagrama en bloques de la figura 1 corresponde al “LIFE U625”.
Los balunes suelen introducir pérdidas del orden de 1dB. El circuito integrado U625 posee
un amplificador de bajo ruido (LNA) que le da a la señal el nivel apropiado para su
tratamiento, un oscilador controlado por tensión (VCO) y una etapa mezcladora
convertidora para llevar a la señal recibida a banda base. Dentro del integrado, la señal
recibida es mezclada con una señal para obtener una Frecuencia Intermedia Muy Baja
(VLFI) del orden de los 100kHz. Se emplea esta configuración para mejorar la salida del
oscilador local (LO) cuya señal será mezclada con la recepcionada por la antena y que
ingresa al integrado luego de ser equilibrada por el balum. En esta etapa se realizan
compensaciones de corriente continua, con el objeto de obtener una señal menos ruidosa.
En el diagrama en bloques de la figura 1, se obtienen diferentes conversiones según que
la señal sea GSM, DCS o PCS. Luego del tratamiento de la señal recepcionada tenemos,
a la salida del integrado U625, las señales de fase (I) y cuadratura (Q).
Para que el circuito integrado LIFE funcione sincrónicamente, se envían señales SPI de
datos y reloj desde una etapa “MAGIC” (regulador de tracking y tensión de aislación del
VCO).
El integrado de tratamiento de señal de RF (U625 ó LIFE) posee cuatro amplificadores de
bajo ruido (de los cuales sólo se emplean tres) con dos caminos en cuadratura para la
señal: uno que puede ser usado para la banda baja de 850MHZ ó 900 MHz (GSM de
850MHz ó 900MHz) y otro para la banda alta en DCS de 1800MHz (1805MHz a
1880MHz) ó en PCS de 1900MHz (1930MHz a 1990MHz). Todos los amplificadores son
programables mediante interfase SPI (Serial To Parallel Interface, interfase serie a
paralelo). Un bus SPI consiste en tres señales:
SPI_DATA
SPI_CLOCK
SPI_LATCH
Generalmente a esta interfase se la emplea para controlar una señal interna por medio de
un controlador externo, que es lo que ocurre con los VCOs del LIFE que deben ser
controlados por el bloque MAGIC_LV.
La señal RX_VCO es reenviada al prescaler de entrada con una frecuencia que
dependerá del canal seleccionado. La señal en este canal tiene una amplitud de 30dB.
LIFE contiene tres osciladores controlados por tensión (RX_VCO) los cuales operan a
frecuencias del orden de los 4GHz. Los tres osciladores internamente se tratan para que
provean señales en perfecta cuadratura según la banda seleccionada.
La señal de entrada de RF de sintonía (RX_TUNE) proveniente del procesador de entrada
(MAGIC_ LV) selecciona la frecuencia de oscilación del VCO a través de la aplicación de
una tensión comprendida entre 0,5V y 4,5V. De esta manera, las frecuencias de
oscilación de cada VCO local dependerán de cada tecnología o banda y será:
DCS: 3610MHz - 35759MHz,
EGSM: 3700MHz - 3838MHz,
PCS: 3859 - 3980MHz.
La señal de AGC (control automático de ganancia) es provista por un amplificador (común
a las tres bandas) y compartida por los cuatro amplificadores. La ganancia del
amplificador de AGC se controla por medio de la tensión presente en un “pin”, utilizando
un conversor DA de 6 bits.
El seteo del AGC se realiza mediante las líneas de programación SPIDATA, SPI_CLK y
SPI_CE (figura 2). El integrado LIFE tiene un detector de RF interno en la entrada del
amplificador de AGC.
El nivel de salida de corriente continuo detectado será comparado contra una señal de
referencia, que es seleccionable por medio del bus SPI, de modo que el umbral pueda ser
puesto a 0dB, 3dB,
6dB, o 9dB debajo del nivel, que causa el mal funcionamiento de mezclador.
Si el nivel de la señal detectada es superior al nivel de referencia, la línea AGC_GLAG irá
a “1” lógico, el MAGIC_LV recibirá este cambio de nivel en la línea y cambia la ganancia
del AGC hasta el nivel necesario que haga que desaparezca ese “1” en AGC_FLAG y
vuelva a “0”.
Aclaremos nuevamente que tanto las señales de fase (I/IX) como las de cuadratura
(Q/QX), tienen una frecuencia del orden de los 100kHz y representan valores bajos de
frecuencia intermedia (VLIF). El pin de entrada RX_EN_LIFE controla el estado
ON/OFF del receptor y del circuito PLL. Para amplitudes de la señal presente en la antena
del orden de –50dB, se espera tener una señal de VLFI de salida pico a pico del orden de
1mVpp.
El Circuito Back – End Funcionamiento del U500 Magic LV En la figura 3 podemos ver el
diagrama en bloques del sistema “back end” de recepción de un teléfono celular. Note que
el primer bloque es la etapa Front End (GSM RX Front End). El circuito integrado Magic
LV, entre otras cosas, procesa las señales para las bandas EGSM, DCS Y PCS (VLIF:
RX_I, RX_I_X, RX_Q, Y RX_Q_X) que son recibidas y enviadas a un primer bloque de
recepción (un circuito integrado llamado LIFE). Simplemente, el MAGIC_LV realiza una
conversión analógica a digital de las señales de fase y cuadratura (I/Q), y envía los datos
al procesador (POG) a través de una interfase SSI (interfase serie sincrónica). El
MAGIC_LV también tiene un amplificador de FI digital programable, capaz de mejorar el
rechazo de la frecuencia imagen.
En este circuito integrado, cada canal posee un Amplificador Mezclador (PMA), un filtro
pasivo de dos polos integrado (IFA), un amplificador adicional seguido de un filtro activo
programable de dos polos “antisolapamiento (principalmente requerido para encontrar
señales interferentes, Anti Aliasing Filter). Luego se tiene un conversor ADC pasabajo tipo
sigma-delta, con un oscilador (clock) programable de sobremuestreo OVSCLK (sacado
del oscilador de referencia) igual a 13MHz para un espacia do de canal (ancho de banda)
de 200kHz, con una señal de 13 bits. Luego de los conversores sigma - delta, en cada
canal se colocan detectores digitales y fitros. De esta manera, las señales resultantes se
comparan con un nivel definido por un detector de nivel (DET_LVL). Si cualquiera de los
niveles detectados excede el umbral programado, entonces el pin DET_FLAG es puesto
en alto. Esto indica que el nivel de señal es muy alto para el modulador de delta sigma.
DET_FLAG es leído por el procesador, que responderá programando o ajustando el nivel
de AGC (control automático de ganancia) de modo que la señal vaya bajando, proceso
que continúa hasta que el pin DET_FLAG tome nuevamente un nivel bajo.
Un bus serie que consiste en SDFS Y SDRX, transmitirá los datos RXI y RXQ en un
formato de 2 señales complementarias. BDR y BFSR son salidas del MAGIC LV. BFSR es
una señal de formación que marca el principio de transferencia de las señales de fase y
cuadratura I/Q. BDR es el conjunto de datos seriales.
El reloj usado para la transferencia serial es BCLKR. Cuando NB_RX_ACQ toma el
estado alto, MAGIC LV activará la interfaz SSI en la sección de “receptor digital”. De esta
manera comenzará la transmisión de información sobre el bus serial como una sucesión
normal de datos I y Q que son reconocidos y procesados internamente por el receptor
digital.
Para esta finalidad se usa la tensión sobre el circuito de reset dentro del oscilador a cristal
de referencia. El MAGIC_LV tiene dos juegos de interfaces SPI; un juego es para manejar
la interfaz de control para el integrado LIFE (líneas AUXSPI) y otra como interfaz con
POG (líneas SPI). AUX_SPI_DX es la línea de entrada de datos serial. AUX_SPI_CLK es
la línea de entrada de reloj, de modo que los datos que cambian ocurren en el flanco
(borde) creciente de esta señal. LIFE_CE es la línea de habilitación del reloj que se activa
con un nivel alto para el integrado LIFE. MAGIC_LV integra un sistema conversor digital
analógico (D/A) y controla la lógica para generar las rampas de control del amplificador de
potencia. Además, MAGIC_LV integra los amplificadores operacionales y comparadores
que reciben la salida detectada del amplificador de potencia y crea el voltaje de control
necesario para manejar el puerto de control del amplificador de potencia basado en las
rampas de control. Cuando TX_KEYM va a estado alto, el regulador de rampa recibe una
entrada positiva. Esto hará que el pin AOC_DRIVE directamente se eleve, lo que a su vez
causará que la salida PA también se eleve. El aumento de la tensión de salida PA hará
que DET_ AOC comience a elevarse hasta que el nivel de corriente continua sobre
DET_AOC exceda el nivel de corriente continua sobre DET_REF por la compensación del
detector de RF, que hará una comparación con el nivel de referencia. En este punto el
comparador "Detector Activo" pasará al nivel bajo y comparará el nivel de voltaje de
entrada al integrador con el regulador de rampa. Esto causará que el nivel PA deje de
elevarse, manteniendo el nivel presente como determinado por la comparación de los 8
bits del regulador de rampa. El lazo de control de PA necesita ahora una tensión mínima
para mantener el sistema de control en un lazo cerrado. El circuito MAGIC LV utiliza dos
líneas SPI – GPO que son usadas para controlar las bandas de operación de los circuitos
de RF GSM. Ellos son N_BAND_0 y N_BAND_1.
El sintetizador /transmisor del circuito de procesamiento de señales
La división no se toma directamente del cristal de 26MHz. Hay un segundo sistema divisor
que permite obtener fracciones de compensación de 200kHz que se sumarán o restarán a
la frecuencia de la señal en función de los datos provistos por el AFC. Esta referencia
entonces, es multiplicada en un PLL a 13MHz para el empleo como un reloj exacto en las
secciones lógicas del transceptor.
Las líneas CP_ TX y GPO3 (vea el diagrama en bloques de la figura 1) determinan el tipo
de modulación del transmisor cuya frecuencia es controlada por tensión (TXVCO).
Las líneas GSM_ EXC_ EN y N_ GSM_ EXC_EN controlarán la habilitación del buffer
U570.