María de los Ángeles De la Cruz García

Maestría en Dispositivos Semiconductores

Caracterización Eléctrica de Semiconductores y Dieléctricos
Dr. Enrique Quiroga González
Reporte de práctica

1 INTRODUCCIÓN
El óxido rico en silicio (SRO) es un material de dos fases, con nano-cristales o nano-clusters (NC) en
exceso de Si incrustados en la matriz de SiO2 [1]. Dependiendo del exceso de contenido de Si, SRO
posee algunas propiedades especiales, como el atrapamiento de carga, la fotoluminiscencia y el
transporte de portadores. Se han propuesto algunos dispositivos novedosos basados en estas
propiedades [2-3]. Sin embargo para asegurar la confiabilidad del uso de este material en algún
dispositivo es necesaria su caracterización eléctrica.
Entre las caracterizaciones eléctricas más empleadas encontramos las mediciones de capacitancia-
voltaje (C-V), siendo utilizadas para determinar parámetros de operación de dispositivos
semiconductores, particularmente en MOSCAP (Metal Oxide Semiconductor Capacitor) y
estructuras MOSFET (Metal Oxide Semiconductor Field Effect Transistor). De las pruebas de
capacitancia-voltaje se pueden determinar concentraciones de dopaje, perfiles de dopaje y tiempo de
vida de portadores para el caso de obleas. Por otro lado, en el caso de depósitos de dieléctricos sirven
para revelar espesores de óxido y cargas atrapadas en el óxido.

En este trabajo presentamos medidas C-V de SRO depositados en una oblea de silicio por PECVD.

2 TEORÍA
2.1 Diagramas de bandas de energía para una estructura MOS
El diagrama de bandas de un capacitor MOS tipo P a varias polarizaciones es mostrado en la Figura
1. La Figura 1a muestra el caso ideal cuando al dispositivo MOS esta polarizado a cero volts, las
bandas de energía del semiconductor son planas indicando la no existencia de cargas neta en el
semiconductor. La Figura 1b muestra el diagrama de bandas de energía para el caso cuando se aplica
un voltaje negativo en la compuerta del capacitor MOS. El borde de la banda de valencia se acerca al
nivel de Fermi en la interfaz oxido-semiconductor la cual implica que existe acumulación de huecos.
El nivel de Fermi es constante en el semiconductor ya que la estructura MOS esta en equilibrio
térmico y no hay corriente a través del óxido.
La Figura 1c muestra el diagrama de bandas de energía cuando un voltaje positivo es aplicado a la
compuerta del capacitor MOS. Los bordes de la banda de conducción y de valencia se doblan como
se muestra en la figura, indicando la existencia de la región de carga espacial. La banda de conducción
y el nivel intrínseco de Fermi se acercan al nivel de Fermi. El ancho de la región de carga espacial es
xd.

1
 Figura 1. Diagrama de bandas de energía de un capacitor MOS con un sustrato tipo P para a) Voltaje
aplicado = 0, b) Voltaje negativo aplicado y c) Voltaje positivo aplicado.

Ahora consideremos el caso cuando el voltaje positivo aplicado en la compuerta del capacitor MOS
es muy grande. El campo E inducido será de mayor magnitud por lo tanto las cargas positivas y
negativas correspondientes en el capacitor MOS también aumentan. Una carga negativa más grande
en el capacitor MOS implica una mayor región de carga espacial y más flexión de banda. La Figura
2 muestra tal condición. El nivel de Fermi intrínseco en la superficie esta ahora por debajo del nivel
de Fermi. La banda de conducción en la superficie esta ahora cerca del nivel de Fermi del
semiconductor en bulto. Este resultado implica que la superficie del semiconductor tipo P ha
cambiado a tipo n. Creando una capa de inversión de electrones en la interfaz óxido-semiconductor
[4].

Figura 2. Diagrama de bandas de energía del capacitor MOS con sustrato tipo P con un voltaje positivo muy
grande aplicado en la compuerta.

2
2.2 Características C-V de un capacitor MOS ideal
La capacitancia de una estructura MOS varía según el voltaje aplicado a la compuerta. Hay tres
regiones de interés: acumulación, agotamiento e inversión (ver Figura 3).

Figura 3. Curva típica de una estructura P-MOS ideal a altas frecuencias (AF) y bajas frecuencias (BF).

Acumulación
La capacitancia de la estructura MOS bajo condiciones de acumulación puede ser aproximada igual
a la capacitancia del óxido (ver ecuación 1)
𝜖𝑜 𝜖𝑜𝑥
𝐶𝑜𝑥 = , 1
𝑡𝑜𝑥
Donde Єo es la permitividad del vacío, Єox es la permitividad relativa del óxido y tox es el espesor del
óxido. Esta capacitancia esta expresada por unidad de área [F/ cm2], La capacitancia en acumulación
es independiente de la frecuencia, siempre que el movimiento de los portadores mayoritario en el
sustrato ΔQS , pueda mantener el incremento de la velocidad con la carga en la compuerta ΔQM. Esto
es cierto si la frecuencia de la señal pequeña aplicad es menor que el reciproco de la constante de
tiempo del dieléctrico.

Agotamiento
Cuando las cargas negativas son removidas de la compuerta, la concentración huecos disminuye en
la capa de inversión hasta que las cargas son neutralizadas. El voltaje que causa este fenómeno es
conocido como voltaje de banda plana. Conforme se incremente el voltaje aplicado a la compuerta
de la estructura MOS el ancho de la región de carga espacial aumenta xd y la capacitancia disminuye.
La capacitancia total por unidad de área bajo la condición de agotamiento está dada por la ecuación
2.

3
 −1
1 1
𝐶𝑉𝐺 =( − ) , 2
𝐶𝑜𝑥 𝐶𝑆(𝑉 )
𝐺

Donde Cs es la capacitancia del silicio por unidad de área y está dada por:
∈𝑜 ∈𝑆
𝐶𝑆(𝑉 = , 3
𝐺) 𝑥𝐷
y

2 ∈𝑜 ∈𝑆 𝜓𝑠
𝑥𝑑 = √ . 4
𝑞𝑁𝐴

Donde la relación entre el voltaje aplicado VG y el doblamiento total de las bandas 𝜓𝑠 esta dado por:

√2 ∈𝑜 ∈𝑆 𝑞𝑁𝐴 𝜓𝑠
𝑉𝐺 = 𝜓𝑠 + . 5
𝐶𝒐𝒙

Ya que solo los portadores mayoritarios contribuyen a la carga del sustrato ΔQD, la capacitancia es
independiente de la frecuencia.
Inversión
La capa de inversión es separa del silicio en bulto por la región de agotamiento. La acumulación de
portadores de la capa de inversión se da a un voltaje de umbral V T, en el cual la concentración de
portadores minoritarios es igual a la concentración de dopaje. La capacitancia en condiciones de
inversión es función de la frecuencia.
Capacitancia a bajas frecuencias
Esté caso es ilustrado en la Figura 3 y corresponde al equilibrio térmico en el que el aumento de la
carga en la compuerta δQM es balanceada con la carga del sustrato δQinv. Esto sucede cuando la señal
de la frecuencia es lo suficientemente baja (típicamente menos de 10 Hz). La capacitancia de baja
frecuencia de la estructura, CBF, es equivalente a la capacitancia del óxido en acumulación (ver
ecuación 6).
𝐶𝐿𝐹 = 𝐶𝑜𝑥 . 6

Capacitancia a altas frecuencias

El caso ilustrado en la Figura 3, corresponde a frecuencia más altas (típicamente por encima de 105
Hz). El aumento de la carga en el lado del metal δQM ahora se equilibra con la carga del sustrato δQD,
ya que los portadores minoritarios ya no pueden cambiar sus concentraciones. La modulación de la
carga δQD ocurre a la distancia xdlim de la interfaz Si-SiO2. Por lo tanto, la capacitancia a altas
frecuencia (CAF) está dada por:

4
 1 1 1
𝐶𝐻𝐹
=𝐶 +𝐶 . 7
𝑜𝑥 𝐷𝑙𝑖𝑚

Donde
∈𝑜 ∈𝑆
𝐶𝐷𝑙𝑖𝑚 = , 8
𝑋𝐷𝑙𝑖𝑚
y

𝑁
4∈𝑜 ∈𝑆 𝐾𝑇𝐿𝑛〈 𝐴 〉
=√
𝑛𝑖
𝑋𝐷𝑙𝑖𝑚 𝑞2 𝑁𝐴
. 9

Como se muestra en la Figura 3, la capacitancia es prácticamente independiente de la polarización

para bajas y altas frecuencias [5].

2.3 Estructura de un capacitor MOS real

Un capacitor MOS real siempre contiene defectos denominados “cargas” localizadas en el bulto del
óxido o en la interfaz óxido-silicio como se muestra en la Figura 4. Estas cargas son tradicionalmente
clasificadas dentro de cuatro tipos generales.

 Cargas fijas en el óxido (Qf)

 Cargas iónicas móviles (Qm)
 Cargas atrapadas en la interfaz (Qit)
 Cargas atrapadas en el óxido (Qot)

Figura 4. Nombre y lugar de las cargas atrapadas en la estructura MOS.

Las cargas atrapadas en un capacitor MOS modifican el voltaje de banda plana [6].

5
3 MATERIALES Y MÉTODOS
SRO fue depositado sobre una oblea de Si mediante PECVD. Se colocaron dos contactos de plata por
la parte delantera y frontal de la oblea con SRO, cada contacto de plata tenía un área de 0.4 cm2 (ver
Figura 5A). La muestra de SRO fue caracterizada mediante mediciones C-V utilizando un controlador
de computadora KEITHLEY 4200-SCS. Los contactos de plata fueron conectados a las puntas CVH1
y CVL1 del controlador (ver Figura 5B). La Figura 6 muestra el diagrama eléctrico equivalente al
diseño de medición para obtener las curvas C-V y I-V. Finalmente la Tabla 1 muestra las condiciones
de medición de las gráficas C-V.

Figura 5. A) Contactos de Plata con área de 0.4 cm2 y B) Diseño de medición a) Hoja de aluminio, b) punta
CVH1, c) punta CVL1 y d) muestra de SRO.

Figura 6. Diagrama eléctrico equivalente al diseño de medición.

6
 Tabla 1. Condiciones de medición para obtener curvas C-V.

Frecuencia Intervalo de voltaje Hold time

5 KHz -5 a 5 V 20 s
10 KHz -5 a 5 V 20 s
1 MHz -5 a 5 V 20 s

4. RESULTADOS Y DISCUSIÓN
La muestra de SRO-Si fue medida a diferentes frecuencias según la Tabla 1. De acuerdo a la forma
de la curva C-V se identificó que el sustrato de Si fue tipo n (ver Figura 7). La Tabla 2 muestra los
valores de capacitancia del óxido (Cox) y capacitancia del silicio (Csi) extraídos de las curvas C-V,
la variación de estos parámetros se debe a la frecuencia de la señal con la que se midió, ya que, la
frecuencia causa variaciones en el campo eléctrico que polariza el dieléctrico.

Tabla 2. Valores de Cox y Csi para diferentes frecuencias.

Frecuencia Cox (Faradios) Csi (Faradios)

100 KHz 7.35E-10 6.51E-10
1 MHz 6.66E-10 5.97E-10
5 KHz 9.38E-10 7.10E-10

9.5x10-10
1MHz
9.0x10-10
100 KHz
5 KHz
8.5x10-10
Capacitancia (F)

8.0x10-10

7.5x10-10

7.0x10-10

6.5x10-10

6.0x10-10

-5 -4 -3 -2 -1 0 1 2 3 4 5
Voltaje (V)

Figura 7. Curvas Capacitancia-Voltaje a diferentes frecuencias.

7
 La Figura 8 muestra las curvas C-V a 5 KHz y 1 MHz para un ciclo de -5 a 5 volts, donde se observa
que los valores de capacitancia varían según el sentido de la medición, esto es debido a las cargas
atrapadas en el SRO.

7.0x10-10
6.847E-10 9.45E-10
9.5x10-10
6.8x10-10
Frecuencia: 1MHz 6.841E-10
Frecuencia: 5KHz
Ht: 20s Ht: 20s 9.31E-10
9.0x10-10

Capacitancia (C)
6.6x10-10
Capacitancia (F)

-5v a 5v -5v a 5v
5v a -5v 5v a 5v
8.5x10-10
6.4x10-10

8.0x10-10
6.2x10-10

5.99E-10
6.0x10-10 7.5x10-10
7.40E-10
5.96E-10

5.8x10-10 7.0x10-10
-5 -4 -3 -2 -1 0 1 2 3 4 5 -5 -4 -3 -2 -1 0 1 2 3 4 5
Voltaje (V) Voltaje (V)

Figura 8. Curvas C-V para 5 KHz Y 1 MHz.

Meiying Su et, al (2013) reportaron que la constante dieléctrica para oxido de silicio es de 3.9 para
una frecuencia de 1 MHz [7], considerando este valor de constante dieléctrica y la ecuación 1, se
prosiguió a calcular el grosor de la película de SRO. EL valor encontrado fue de 2.02 μm.

La Figura 9 muestra la curva C-V a la frecuencia de 1 MHz, donde se observa que en inversión los
sentidos de medición se cruza en -2.28 V y es debido a la existencia de carga en la interfaz. Para
determinar la concentración de portadores donadores se utilizó la ecuación 10.
2
4𝜑𝐹 𝐶2𝜑𝐹
𝑁𝐷 = 𝐶2𝜑𝐹 2
, 10
𝑞Є𝑠 ∈0 𝐴2
(1− )
𝐶𝑜𝑥

donde C2φF está indicado en la Figura 9, q es la carga del electrón y Єs la permitividad del silicio. La
concentración de portadores donadores ND es de 5.3936E16 cm-3. Una vez obtenida la concentración
de donadores, utilizando la ecuación 9 se puede determinar el ancho máximo de la región de carga
espacial siendo de 0.331 μm.

La capacitancia en la condición de banda plana CFB se muestra en la Figura 9 con su correspondiente

valor de voltaje de banda plana VFB. La tabla 3 muestra los valores y parámetros que se determinaron
a partir de la curva C-V a 1 MHz.

8
 7.0x10-10
Frecuencia: 1MHz 6.847E-10
Ht: 20s CFB
6.8x10-10 6.841E-10
6.69E-10

0.68 v
6.6x10-10
Capacitancia (F)

-5v a 5v
5v a -5v 6.1x10-10

-5v a 5v
6.4x10-10 6.1x10-10
5v a -5V
-2.28 V

Capacitancia (F)
6.1x10-10
-10
6.2x10 C2F
6.0x10-10

6.06E-10
5.99E-10 6.0x10-10
6.0x10-10 -2.28 v
6.0x10-10
5.96E-10 -3.0 -2.5 -2.0 -1.5
Voltaje (V)

5.8x10-10
-5 -4 -3 -2 -1 0 1 2 3 4 5
Voltaje (V)

Figura 9. Curva C-V medida a 1 MHz con acercamiento a la zona de cruzamiento de los sentidos de
medición.

Tabla 3. Parámetros determinados a partir de la Figura 9.

Tipo de sustrato Oblea tipo n

Cox 6.84E-10 F
CSi 5.97E-10 F
Grosor de la 2.02 μm
película de SRO
CFB 6.69E-10 F
VFB 0.69 V
ND 5.40E-16 cm-3
Xmax 0.331 μm

5 Conclusiones

 El cambio de los valores de capacitancia del óxido y semiconductor depende de la frecuencia

de la señal montada en la medición, las frecuencias varían el campo Eléctrico por lo tanto la
polarización de moléculas del dieléctrico, en el pueden existir cargas atrapadas que responden
a diferentes frecuencias.
 Una forma cualitativa de determinar si el óxido depositado tiene cargas atrapadas es ubicar
el valor del voltaje de banda plana en la curva C-V, ya que, para un MOS ideal el VFB es cero.
 La región de acumulación permite conocer la capacitancia del óxido, con este valor se puede
determinar el grosor de la capa de óxido depositada, sin embargo es importante conocer la
constante dieléctrica.

9
6 Bibliografía
1. Dong D et al 1978 Solid-state science and technology J. Electrochem. Soc. 125 819–23
2. Calleja W, Aceves M and Falcony C 1998 Electron. Lett. 34 1294–6 DiMaria D J, Dong D
W and Pesavento F L 1984 J. Appl. Phys 55 3000–19
3. Aceves M, Carrillo J, Carranza J, Calleja W, Falcony C and Rosales P 2000 Thin Solid Films
373 134–6
4. Neamen, D. (2002). Semiconductor physics and devices. McGraw-Hill, Inc.
5. Schroder, D. K. (2006). Semiconductor material and device characterization. John Wiley &
Sons
6. Streetman, B. G., & Banerjee, S. K. (2005). Solid state electronic devices. Prentice-Hall.
7. Su, M., Yu, D., Liu, Y., Wan, L., Song, C., Dai, F., ... & Guidotti, D. (2014). Properties and
electric characterizations of tetraethyl orthosilicate-based plasma enhanced chemical vapor
deposition oxide film deposited at 400° C for through silicon via application. Thin Solid
Films, 550, 259-263.

10