Perez Magaña Jose Francisco U3

UNIVERSIDAD TECNOLÓGICA DE CAMPECHE
Carrera de Ingeniería en Mecatrónica

Área: Automatización
NOMBRE DE LA ASIGNATURA.
DISPOSITIVOS DIGITALES PROGRAMABLES
TÍTULO DE LA ACTIVIDAD.
Reporte técnico
UNIDAD.
3
NOMBRE DEL ALUMNO.

JOSE FRANCISCO PEREZ MAGAÑA
GRADO Y GRUPO.
10 “B”
NOMBRE DEL DOCENTE

ISIDRO JAVIER DOMINGUEZ
EJEMPLOS
EJEMPLO 4
Realizar el programa en VHDL utilizando el software Xillin ISE (integrar imagen)

Se muestra la descripción mediante WITH-SELECT-WHEN del multiplexor dual de 2 x 4. En este
caso la señal S determina cuál de las cuatro señales se asigna a la salida Z. los valores de S están
dados como “00”, “01” y “10”; el termino OTHERS (otros) especifica cualquier combinación
adicional que pudiera presentar se (que incluye el “11”), ya que esta variable se encuentra
definida dentro del tipo STD_LOGIC_VECTOR, el cual contiene nueve valores posibles que la
herramienta de síntesis reconoce como tipo lógicos estándares.
5.- Simular su funcionamiento conforma a la tabla de verdad (integrar imagen)

En la siguiente imagen se muestra la simulación del multiplexor dual 2x4 como se puede observar
en este caso S toma el valor de 1(01 en binario) por lo tanto se manda a activar la entrada B ya que
esta señal tiene asignado el valor de 1(01 en binario).
En este caso S toma el valor de 3(11 en binario) por lo tanto se manda a activar la entrada D ya
que esta señal tiene asignado el valor de 3(11 en binario).
6.- procedimiento de programación

1. Abrir el programa de Xilinx en una máquina virtual.
2. Iniciar un nuevo proyecto.
3. Se declaran las variables a trabajar en el menú del sistema y seleccionamos la pestaña de

“módulos VHDL” indicando las entradas y salidas a trabajar.
4. Realizar la programación del sistema que se nos indica en un lenguaje de Flujo de Datos.
5. Compilar nuestro programa.

6. Seleccionar la pestaña de simulación.
7. Escoger el programa de VHDL creada y correr la simulación.
8. Llevar a cabo las combinaciones de la tabla de verdad con la simulación del programa
9. Comparar resultados de las simulaciones y la tabla de verdad para verificar el correcto

funcionamiento del sistema
EJEMPLO 5
En la siguiente imagen se muestra la programación con ecuaciones booleanas para el multiplexor
dual 2x4. El cual nos indica que las señales de entrada se mandaran a activar cuando S tenga un
valor de 0 a 3.
En la siguiente imagen se muestra la parte complementaria de la programación mediante

ecuaciones booleanas.
Simular su funcionamiento conforma a la tabla de verdad (integrar imagen)

En este caso S toma el valor de 0(00 en binario) por lo tanto se manda a activar la entrada A ya que
En este caso S toma el valor de 2(10 en binario) por lo tanto se manda a activar la entrada C ya que
Procedimiento de programación


EJEMPLO 6

En la siguiente imagen se muestra la programación del medio sumador, se utilizaran dos
entradas(A, B), para manipular las salidas (Suma, Cout). La salida Suma estará manipulada por una
compuerta XOR y la salida Cout estará manipulada por una compuerta AND.
Simular su funcionamiento conforma a la tabla de verdad (integrar imagen)

De acuerdo a la tabla de verdad cuando las entradas A y B son igual a 0, entonces las salidas
“SUMA y COUT” serán igual a 0. Esto de acuerdo a la regla básica de la adición 0+0=0.
De acuerdo a la tabla de verdad cuando las entradas A y B son igual a 0, entonces las salidas
“SUMA y COUT” serán igual a 0. Esto de acuerdo a la regla básica de la adición 0+0=0.
Procedimiento de programación



EJERCICIOS
EJERCICIO 3.10
PLANTEAMIENTO
Circuito comparador de 3 bits recibe dos números de 3 bits X = X2, X1, X0 y Z= Z2,
Z1, Z0. Diseñe un programa en VHDL que produzca una salida F= 1 si y solo si X<
Z.
TABLA DE VERDAD
ECUACIÓN BOOLEANA
F = ~X2 ~X1 ~X0 Z0 + ~X2 ~X1 Z1 + ~X2 ~X0 Z1 Z0 + ~X2 Z2 + ~X1 ~X0 Z2 Z0 +
~X1 Z2 Z1 + ~X0 Z2 Z1 Z0
DIAGRAMA DE COMPUERTAS
Activando todas las casillas de ambos, nuestra salida marcara cero, porque para
que la función pueda cumplirse y nuestra salida sea 1 entonces tiene z que ser
mayor que x, a continuación, se mostrara.
PROGRAMACION VHDL
En la línea 1 podemos observar la librería que estamos usando.

En la línea 4-6 podemos observar nuestras entradas y salidas, en el caso de las
entradas son de tipo vector ya que dentro de ellas tendrán entradas de 3 bits tanto
en X como en Z, teniendo como única salida F.
En la línea 11-15 podemos observar que nuestra única condición es IF, en el cual
podemos como única condición que, si X es menor a Z, entonces nuestra salida
será positiva 1, en caso de ser lo contrario nuestra salida será 0.
SIMULACIÓN DE LA PROGRAMACIÓN
En esta simulación
pusimos la entrada
de bits a X como
entrada mayor y
podemos observar
que F es cero
En esta condición ponemos a Z entrada de bits en un rango mayor que Z,

haciendo que nuestra salida se active, y que sea 1, en caso de ser contrario,
nuestra salida siempre será 0.
EJERCICIO 3.11
PLANTEAMIENTO
Elabore un programa en VHDL que describa el funcionamiento del circuito
mostrado en la figura siguiente.

TABLA DE VERDAD
X Y Z F1 F2
0 0 0 0 0
0 0 1 0 0
0 1 0 0 1
0 1 1 1 1
1 0 0 0 0
1 0 1 1 0
1 1 0 0 0
1 1 1 0 0
ECUACION BOLEANA
F1 = YZ + X Z
F2 = Y + YZ
En el libro se manejó el diagrama que antes vimos en el planteamiento del
problema, lo cual en cierto libre existen dichos errores el cual el diagrama contenía
varios de ellos, dibujamos otro diagrama dado por el profesor y siguiendo la tabla
de verdad que nos dio como resultado, nos quedaron de la siguiente manera.
DAGRAMA CON CIERTO ERROR
Diagramas de acuerdo a la tabla de verdad y ya corregidos, teniendo en las

siguientes imágenes las diferentes combinaciones que nos arroja la tabla de
verdad.
PROGRAMACION EN VHDL
De la línea 1 a la 2, podemos ver la librería que por defecto ocupamos.
De la línea 3 a la 8, podemos observar las diferentes entradas y salidas al igual
que el nombre del programa.
la línea 11 nos dice las entradas que ocuparemos en cierto proceso.
De la línea 12 a la 14 podemos ver la diferentes combinaciones que ocuparemos
para que nuestras salidas sean activadas, en este caso las ocupamos con
compuertas.
SIMULACIÓN EN BASE A LA PROGRAMACIÓN VHDL
EJERCICIO 3.12
PLANTEAMIENTO
Se requiere un programa en VHDL de un circuito decodificador de 2 a 4, según se
muestra en el diagrama, utilice estructuras del tipo If-then-elsif.
Donde:
EN= Entrada de habilitación del circuito (se activa en bajo)
A, B = Entradas del circuito
Y [0:3] = Salida del circuito.
TABLA DE VERDAD
ECUACION BOLEANA
Y0= ~A ~B
Y1 = ~A B
Y2= A ~B
Y3= A B
Combinación A=0, B=0 se activa Y0

Combinación A=0, B=1 se activa Y1 Combinación A=1, B=0 se activa Y2
Combinación A=1, B=1 se activa Y3

PROGRAMACION EN VHDL
En esta programación podemos ver que de la línea 1 son las librerías que
normalmente ocupamos por defecto.
De la línea 3-7 definimos nombre del programa y entradas con salidas, lo cual la
salida tiene una entrada de 4 bits.
En la línea 12 a la línea 21 podemos observar que se trabajan 2 if, lo cual el primer
if es el que abre el circuito, abre las siguientes condiciones del segundo if en caso
de que este se llegase a cumplir, en este caso 0 es abrir circuito y 1 en estado
cerrado.
Posteriormente continuamos a cerrar los respectivos If y el proceso.
SIMULACIÓN DE LA PROGRAMACION
Aquí podemos observar que, si EN es 1, el circuito no se abrirá y no tendremos

respuesta solo que Y será cero en todos sus bits.
Aquí podemos observar como el circuito se abre con la combinación 0, teniendo

entrada A=1 y B=0 haciendo una salida a Y2, lo cual indica el número 2 en bits

Perez Magaña Jose Francisco U3

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Perez Magaña Jose Francisco U3

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD TECNOLÓGICA DE CAMPECHE

Carrera de Ingeniería en Mecatrónica

NOMBRE DEL ALUMNO.

NOMBRE DEL DOCENTE

Realizar el programa en VHDL utilizando el software Xillin ISE (integrar imagen)

5.- Simular su funcionamiento conforma a la tabla de verdad (integrar imagen)

6.- procedimiento de programación

2. Iniciar un nuevo proyecto.

3. Se declaran las variables a trabajar en el menú del sistema y seleccionamos la pestaña de

5. Compilar nuestro programa.

6. Seleccionar la pestaña de simulación.

7. Escoger el programa de VHDL creada y correr la simulación.

9. Comparar resultados de las simulaciones y la tabla de verdad para verificar el correcto

En la siguiente imagen se muestra la parte complementaria de la programación mediante

Simular su funcionamiento conforma a la tabla de verdad (integrar imagen)

2. Iniciar un nuevo proyecto.

3. Se declaran las variables a trabajar en el menú del sistema y seleccionamos la pestaña de

5. Compilar nuestro programa.

6. Seleccionar la pestaña de simulación.

7. Escoger el programa de VHDL creada y correr la simulación.

9. Comparar resultados de las simulaciones y la tabla de verdad para verificar el correcto

Realizar el programa en VHDL utilizando el software Xillin ISE (integrar imagen)

Simular su funcionamiento conforma a la tabla de verdad (integrar imagen)

2. Iniciar un nuevo proyecto.

3. Se declaran las variables a trabajar en el menú del sistema y seleccionamos la pestaña de

5. Compilar nuestro programa.

6. Seleccionar la pestaña de simulación.

7. Escoger el programa de VHDL creada y correr la simulación.

9. Comparar resultados de las simulaciones y la tabla de verdad para verificar el correcto

mayor que x, a continuación, se mostrara.

En la línea 1 podemos observar la librería que estamos usando.

En esta condición ponemos a Z entrada de bits en un rango mayor que Z,

mostrado en la figura siguiente.

DAGRAMA CON CIERTO ERROR

Diagramas de acuerdo a la tabla de verdad y ya corregidos, teniendo en las

Combinación A=0, B=0 se activa Y0

Combinación A=1, B=1 se activa Y3

Aquí podemos observar que, si EN es 1, el circuito no se abrirá y no tendremos

Aquí podemos observar como el circuito se abre con la combinación 0, teniendo

También podría gustarte