MEMORIA INTERNA

5.1. MEMORIA PRINCIPAL SEMICONDUCTORA

ORGANIZACIÓN
El elemento básico de una memoria semiconductora es la celda de memoria.
Aunque se utilizan diversas tecnologías electrónicas, todas las celdas de memoria
semiconductora comparten ciertas propiedades.
 Presentan estados estables que pueden emplearse para representar el 1 y
el 0 binarios.
 Puede escribirse en ellas (al menos una vez) para fijar su estado.
 Pueden leerse para detectar su estado.

La Figura 5.1 describe el funcionamiento de una celda de memoria. Lo más común

es que la celda tenga tres terminales para transportar señales eléctricas. El terminal
de selección, como su nombre lo indica, selecciona la celda para que pueda
realizarse una operación de escritura o de lectura. El terminal de control indica si se
trata de una lectura o de una escritura. Para la escritura el tercer terminal
proporciona la señal que fija el estado de la celda a uno o a cero. En la tercera el
terminal se utiliza como salida del estado de la celda.

DRAM Y SRAM
RAM dinámica. Las tecnologías de RAM se dividen en dos variantes: dinámicas y
estáticas. Una RAM dinámica (DRAM) esta hecha con celdas que almacenan los
daos como cargas eléctricas en condensadores. La presencia o ausencia de carga
en un condensador se interpretan como el uno o el cero binarios.
 MEMORIA INTERNA

La Figura 5. 2ª muestra la estructura típica de una celda elemental de memoria

DRAM, que memoriza un bit. La línea de direcciones se activa cuando se va a leer
o a escribir el valor del bit de la celda. El transistor actúa como un conmutador que
se cierra permitiendo el paso de corriente.
RAM estática. En contaste con la dinámica,
un RAM estática (SRAM) es un dispositivo
digital. Basado en los mismos elementos que
se usan el procesador. En esta los valores
binarios se almacenan utilizando
configuraciones de puertas que forman flip-
flops. Una RAM estática retendrá sus datos
en tanto se mantenga alimentada.
 MEMORIA INTERNA
TIPOS DE ROM
Una memoria de solo-lectura (ROM, Read-Only Memory) contiene un patrón
permanente de datos que no puede alterarse. Una ROM es no-volátil, es decir, no
se requiere fuente de alimentación para mantener memorizados los valores de los
bits. Una aplicación importante es la microprogramación, otras son:
 Subrutinas de biblioteca para funciones de uso frecuente
 Programas del sistema
 Tablas de funciones
- PROM (ROM programable) no son volatiles y pueden grabarse solo una vez.
- EPROM (Memoria de solo-lectura programable y borrable) todas las celdas de
almacenamiento primero deben borrarse mediante la exposicion del chip
encapsulado a radiación ultravioleta.
-EEPROM (Memoria de solo-lectura programable y borrable electricamente) en
ella se puede escribir en cualquier momento, sin borrar su contenido anterior, solo
se actualiza los byte o bytes direccionados.
-Memoria Flash denominada asi por la velocidad con la que puede programarse.
Utlizan una tecnologia de borrado electrico.

LOGICA DEL CHIP

Como otros circuitos integrados, las memorias semiconductoras vienen en chips
encapsulados. Cada chip contiene uan matriz de celdas de memoria. En toda la
jerarquia de memoria existen compromisos de velocidad, capacidad y coste. Estos
compromisos existen tambien cuando consideramos la organización de las celdas
de memoria y del resto de funciones logicas de un chip de memoria.
Para las memorias semiconductoras , uno de los aspectos fundamentales de diseño
es el numero de bits de datos que puede ser leido/escrito a la vez.

ENCAPSULADO DE LOS CHIPS

Los circuitos integrados se montan en capsulas con patillas o terminales que los
conecta con el mundo exterior. La Figura 5. 4ª muestra un ejemplo de EPROM
encapsulada, un chip de ocho Mb organizados en IMx8. En este caso la estructura
es de una-palabra-por-chip. El chip encapsulado tiene 32 terminales siendo este
uno de los tamaños estándar de encapsulado. Los terminales transfieren las
siguientes:
 MEMORIA INTERNA
 La dirección de la palabra a la que accede
 El dato a leer, con ocho líneas
 La línea de alimentación del chip
 Un terminal de tierra
 Un terminal de habilitación de chip
 Una tensión de programación

ORGANIZACIÓN EN MODULOS
Si un chip de RAM contiene un bit por palabra,
claramente se necesitarán al menos un numero
de chips igual al numero de bits por palabra.
Esta estructura funciona cuando el tamaño de
memoria sea igual al numero de bits por chip,
en caso de necesitar una mayor memoria se
requiere utilizar una matriz de chips.

CORRECCION DE ERRORES
Una memoria semiconductora está sometida a errores. Estos pueden
clasificarse en fallos permanentes (hard) y errores transitorios u ocasionales
(soft).
Un fallo permanente corresponde a un defecto físico, de tal modo que la celda
o celdas de memoria afectadas no pueden almacenar datos de manera segura,
quedándose ancladas a cero o a uno. Los errores permanentes pueden estar
causados por el funcionamiento en condiciones adversas, defectos de
fabricación y desgaste.
Un error transitorio es un evento aleatorio no destructivo que altera el contenido
de una o más celdas de almacenamiento, sin dañar a la memoria. Los errores
transitorios pueden deberse a problemas de alimentación o a partículas alfa.
Estas partículas provienen de emisión radiactiva y son lamentablemente
frecuentes.
Los códigos que operan de esta manera se denominan códigos correctores de
errores. Un código se caracteriza por el numero de bits de error de una palabra
que puede corregir y detectar.
 MEMORIA INTERNA

ORGANIZACIÓN AVANZADA DE MEMORIAS DRAM

DRAM SÍNCRONA
Una de las formas de DRAM mas ampliamente usadas es la DRAM síncronas. A
diferencia de las DRAM tradicionales, que son asíncronas, la SDRAM intercambia
los datos con el procesador de forma sincronizada con una señal de reloj externa,
funcionando a la velocidad del bus procesador/memoria, sin imponer estados de
espera.
DRAM TIPICA
El procesador presenta las direcciones y niveles de control a la memoria,
indicando que los datos de la posición de memoria concreta deben bien escribirse
o leerse. La DRAM realiza varias operaciones internas, tales como activar las
capacidades elevadas de las líneas de fila y de columna, detectar los datos y
sacarlos a través de los buffers de salida.
 MEMORIA INTERNA

DRAM RAMBUS

La configuración consta de un controlador y de varios módulos RDRAM conectados

juntos mediante un bus común. El control esta a un extremo de la configuración, y
el extremo más alejado del mismo es un terminador paralelo de las líneas del bus.

DDR SDRAM
Está limitada por el hecho de que puede enviar datos al procesador solo una vez
por ciclo de reloj de bus. Una nueva versión SDRAM, denominada SDRAM de doble
velocidad de datos (DDR-SDRAM) puede enviar datos dos veces cada ciclo de reloj,
una coincidida con el flanco de subida del pulso de reloj y otra coincidiendo con el
flanco de bajada.

DRAM CACHES
La DRAM caches, integra una pequeña cache SRAM de 16 kb en un chip normal
DRAM. Una SRAM de la CDRAM puede usarse de dos formas, en primer lugar,
puede utilizarse como una verdadera caché, formada por líneas de 64 bits. Puede
usarse también como buffer para soportar el acceso serie a un bloque de datos.