Está en la página 1de 7

http://libreria-universitaria.blogspot.

com

Capítulo 5. Transistores de efecto de campo 353

AMPLIFICADOR DISCRETO MULTIETAPA

Proceso de diseño de un circuito


Ahora que nos hemos familiarizado con los bipolares FET, los circuitos de polariza-
ción y los amplificadores básicos de etapa única, estamos listos para comprender el
diseño de un amplificador multietapa. Vamos a observar a un diseñador que se halla
en pleno proceso de diseño de un amplificador multietapa destinado a implementarse
en forma discreta. En algún momento, como diseñadores de circuitos, puede que nece-
sitemos diseñar circuitos integrados; sin embargo, el diseño de CI es más difícil que el
diseño discreto. Hemos de aprender a caminar antes de correr; más adelante, estare-
mos listos para analizar diseños de CI reales.
En algún momento, Vamos a analizar el diseño de un amplificador discreto multietapa que ha de cum-
como diseñadores de
circuitos, puede que
plir las siguientes especificaciones:
necesitemos diseñar
circuitos generales; sin
Ganancia de tensión a frecuencias medias % Av % 100 ! 50 % (no inversora).
embargo, el diseño de Frecuencia de corte inferior m 20 Hz.
CI es más difícil que el Frecuencia de corte superior n 20 kHz.
diseño discreto. Hemos
de aprender a caminar 8Zin8 n 1 ML (para 20 m f m 20 kHz).
antes de correr; más 8Zo8 m 100 L (para 20 m f m 20 kHz).
adelante, estaremos La carga es una resistencia de 200 L.
listos para analizar
diseños de CI reales. La salida con una señal senoidal de 1 kHz debe ser de, al menos, 2,5 V de pico
sin distorsión (es decir, recorte) importante.
La tensión de la fuente de alimentación es de VCC % 15 V.
El circuito debe estar compuesto por bipolares discretos, resistencias de valores
estándar y condensadores.
El amplificador no debe permitir que fluya corriente continua por la fuente de
señal ni por la carga.
No hay que desanimarse si este problema de diseño nos parece demasiado difícil. Has-
ta este punto del libro, hemos estudiado sólo algunos de los puntos que necesitamos
tener en cuenta en este diseño. El propósito principal es que veamos cómo hacen su
trabajo los diseñadores de circuitos, ver cuántos de los conceptos aprendidos hasta
ahora nos son útiles, y conocer algunas cuestiones que habrán de estudiarse en lo que
queda del libro.

Desarrollo de un diagrama de bloques


Un diseño comienza con una idea. En este caso, decidimos poner en cascada varios de
los amplificadores con un solo transistor bipolar como los estudiados en el Capítulo 4.
Como necesitamos una impedancia de entrada relativamente alta, en la primera etapa
se utiliza un seguidor de emisor. La impedancia de salida y la resistencia de carga son
relativamente bajas, por lo que intentaremos reducir los valores de las resistencias a
medida que progresemos a través de las distintas etapas del amplificador, desde la
entrada a la salida.
Para conseguir unas ganancias de tensión mayores que uno, podemos usar etapas
de emisor común o de base común. Como la impedancia de entrada de la etapa de base
común es baja, decidimos utilizar etapas de emisor común. Para conseguir una ganan-
cia no inversora, pondremos en cascada dos etapas de emisor común, cada una de ellas
con una ganancia de, aproximadamente, .10. Planeamos usar una resistencia de emi-
sor parcialmente no cortocircuitada por un condensador de desacoplo en cada una de
las etapas de emisor común, para que la ganancia sea menos dependiente de los pará-
metros del transistor, como vimos en la Sección 4.7. Por último, para conseguir una
baja impedancia de salida, elegimos para la etapa de salida un seguidor de emisor. El
diagrama de bloques del circuito que hay que diseñar se muestra en la Figura AD2.1.
http://libreria-universitaria.blogspot.com

354 Electrónica

Etapa Etapa
Ts Seguidor Seguidor
de emisor
de emisor de emisor
de emisor
To Carga
común común

Figura AD2.1. Diagrama de bloques del amplificador.

En la Figura AD2.2 se muestra un primer diagrama del circuito en detalle, donde


simplemente hemos conectado en cascada las cuatro etapas mediante condensadores
de acoplo (C1, C2, C4, C6 y C7). Q1 y Q4 son las etapas de seguidor de emisor, mientras
que Q2 y Q3 son amplificadores de emisor común con resistencias de emisor sin con-
densador de desacoplo (R6 y R11). Los condensadores C3 y C5 son condensadores de
desacoplo. Este primer esbozo del diagrama de circuito se ha elegido para que poda-
mos ver con claridad que está compuesto por las etapas de amplificación que se mues-
tran en la Figuras 4.36(a) y 4.37(a). Luego veremos que se pueden eliminar varias de
las resistencias y condensadores.

Elección del transistor

Vamos a utilizar el transistor 2N2222 para las cuatro etapas. Se trata de un transistor
conocido y las versiones de evaluación del software OrCAD incluyen un modelo para
él. Para la mayor parte del diseño, necesitaremos saber únicamente el valor de la b del
transistor, que normalmente suele ser mayor de 100 para el 2N2222. En general, se
obtiene un mejor rendimiento con valores elevados de b y diseñaremos de forma con-
servadora suponiendo que b % 50.
Las hojas de especificaciones del 2N2222 (o de los dispositivos prácticamente idén-
ticos 2N2222A y PN2222A) se pueden hallar en las páginas web www.fairchildsemi.com
y www.diodes.com. El catálogo en línea en www.digikey.com es un buen lugar para
hallar enlaces a los fabricantes de dispositivos específicos.
La hoja de especificaciones del 2N2222A se puede ver en el Apéndice B.

VCC VCC VCC VCC VCC VCC VCC VCC

R1 R4 R8 R9 R13 R14

Q1 Q4
C1 C4 C6
Q2 Q3 R15
C2 C7 RL
vs R2 R3 R5 R10 R16
R6 R11

R7 C3 R12
C5

Figura AD2.2. Circuito propuesto.


http://libreria-universitaria.blogspot.com

Proceso de diseño de un circuito 355

Etapa de entrada

En primer lugar, consideremos la etapa de entrada (Q1 y los componentes asociados).


Las resistencias R1 y R2 actúan como divisor de tensión, estableciendo la tensión en la
base de Q1, la cual debería ser prácticamente independiente de la corriente de base de
Q1. Como necesitamos tener una impedancia de entrada de 1 ML, deberíamos elegir
para R1 y R2 unos valores de al menos varios megaohmios. Supongamos que elegimos

R1 % 9,1 ML, y R2 % 6,2 ML

Estos valores son estándar con tolerancias del 5 %, y lo suficientemente elevados co-
mo para permitirnos alcanzar nuestro objetivo para Zin. Además, despreciando la co-
rriente de base, dichos valores establecen una tensión de

R2
VB1 % 15 ⬵6 V
R1 ! R2

en la base de Q1. Recuerde que en la Sección 4.5 hemos visto que en los circuitos de
polarización discretos queremos establecer una tensión de base de los transistores de
entre un tercio y la mitad de la tensión de la fuente de alimentación.
Además, deberíamos diseñar el circuito de polarización para que las corrientes que
pasan por R1 y R2 sean mucho más grandes que la corriente de base. En nuestro circui-
to, tenemos IR2 % (6 V)/(6,2 ML) ⬵1 kA. Así, deberíamos tener una corriente de base
IB1 ⬵ 0,1 kA o menos y, entonces, las corrientes de polarización de emisor y colector
son IE1 ⬵ IC1 % bIB1 ⬵ 5 kA. La tensión continua en R3 es VE1 % VB1 . VBE1 ⬵
⬵ 6 . 0,6 ⬵ 5,4 V. Por tanto, necesitamos una R3 % VE1/IE3 % (5,4 V)/(5 kA) ⬵ 1 ML.

Eliminación del condensador de acoplo entre Q1 y Q2

A continuación, consideraremos el circuito de polarización de Q2, que consiste en las


cuatro resistencias R4, R5, R8 y R6 ! R7. La función de R4 y R5 es establecer una ten-
sión de aproximadamente un tercio de la tensión de la fuente de alimentación en la
base de Q2. Sin embargo, ya hemos diseñado la primera etapa para que tenga una ten-
sión de aproximadamente 5,4 V en el emisor de Q1. Por tanto, no hay necesidad del
condensador de acoplo C2 y de las resistencias R4 y R5. De acuerdo con ello, elimi-
naremos estos componentes y conectaremos el emisor de Q1 directamente a la base
de Q2.

Polarización de la etapa de salida

Ahora vamos a ver el punto de polarización que se requiere para la etapa de salida.
Las especificaciones exigen una variación de la tensión de pico de salida de 2,5 V a
través de una carga de 200 L. La tensión de polarización colector-emisor de Q4 debe
ser mayor de 2,5 V o, en caso contrario, habrá un recorte debido a que se dará la
saturación antes de que se alcance la amplitud de salida deseada. Vamos a diseñar para
VCE4 ⬵ 5 V.
Se pide que la corriente de pico de salida sea de (2,5 V)/(200 L) % 12,5 mA. La
corriente de polarización de Q4 debe ser mayor que la corriente de pico de la señal, o
habrá un recorte debido al corte de Q4. Como va a pasar una corriente de alterna
http://libreria-universitaria.blogspot.com

356 Electrónica

adicional por R16, habremos de permitir cierto margen en el diseño. Así, decidimos
diseñar para una corriente de polarización de IC4 ⬵30 mA. Se puede conseguir esto
eligiendo una tensión en la base de Q4 de, aproximadamente, 10 V, y una R16 % 300 L.
Además, 10 V es una tensión de polarización adecuada en el colector de Q3, por lo
que podemos eliminar R14, R15 y C6, y conectar la base de Q4 directamente al colector
de Q3.
El circuito revisado (incluyendo los valores de los componentes que hemos selec-
cionado hasta ahora y los que aún se han de determinar), se muestra en la Figu-
ra AD2.3.

VCC VCC VCC VCC VCC VCC

R1 R8 R9 R13
9,1 M⍀ 56 k⍀ 27 k⍀ 3 k⍀

Q1 Q4 C7
C1 C4
Q2 Q3
30 nF 10 ␮F
R2 R3 100 ␮F RL
vs R10 R16
6,2 M⍀ 1 M⍀
R6 20 k⍀ 300 ⍀
R11
560 ⍀ 200 ⍀

R7 C3 R12 C5
56 k⍀ 50 ␮F 3 k⍀ 200 ␮F

Figura AD2.3. Circuito final

Niveles de impedancia

Observe que en la etapa de salida tenemos corrientes mucho mayores y resistencias


menores que en la etapa de entrada. La proporción de las corrientes es IC4/IC1 % (30
mA)/(5 kA) ⬵ 6000. Por supuesto, las corrientes bajas llevan consigo altas impedan-
cias, y las corrientes altas implican impedancias bajas. Si conectamos una etapa de
baja impedancia a la salida de una etapa de alta impedancia, la ganancia de tensión
disminuirá sensiblemente, debido a los efectos que provoca la carga. Por tanto, inten-
taremos disminuir gradualmente las resistencias e incrementar las corrientes de polari-
zación de una etapa a otra etapa. Hemos de incrementar la corriente de polarización en
un factor de ∂6000
3
⬵18 de una etapa a la siguiente. Así, elegiremos que la corriente
de polarización de Q2 sea 18 veces mayor que la de Q1, la corriente de polarización de
Q3 18 veces mayor que la de Q2, etc. Las resistencias de polarización correspondientes
disminuirán aproximadamente en un factor de 18.
Para resumir, hemos decidido diseñar para unas corrientes de polarización de

IC1 % 5 kA, IC2 % 90 kA, IC3 % 1,6 mA, y IC4 % 30 mA

y para unas tensiones colector-emisor de

VCE1 ⬵ 10, y VCE2 ⬵ VCE3 ⬵ VCE4 ⬵ 5 V


http://libreria-universitaria.blogspot.com

Proceso de diseño de un circuito 357

Estos puntos de polarización establecen los siguientes valores para las resistencias:

R6 ! R7 % R3/18 ⬵ 56 kL
R8 ⬵ R6 ! R7 % 56 kL
R9 % R1 % (18 # 18) ⬵ 27 kL
R10 % R2 % (18 # 18) ⬵ 20 kL
R11 ! R12 % (R6 ! R7)/18 ⬵ 3 kL
R13 % R11 ! R12 % 3 kL

Impedancia de entrada de la etapa 4

Utilizando la Ecuación (4.37), calculamos el valor de rn para Q4:

bVT 50(26 mV)


rn % % % 43 L
ICQ 30 mA

La etapa cuatro es un seguidor de emisor similar al circuito que analizamos en la Sec-


ción 4.8. La impedancia de carga efectiva es

RñL4 % RL 88 R16 % 200 88 300 % 120 L

Entonces, a partir de la Ecuación (4.60), calculamos la impedancia que se ve mirando


desde la base de Q4:

Zit4 % rn4 ! (1 ! b)RñL4 % 43 ! (1 ! 50)120 ⬵ 6200 L

La resistencia de carga eficaz para Q3 es, por tanto,

RñL3 % R13 8 Zit4 % 3000 8 6200 ⬵ 2000 L

A partir del análisis del circuito equivalente de la Sección 4.7, la ganancia de tensión
de la etapa 3 es de Av3 ⬵ .RñL3/R11. Recuerde que estamos diseñando para Av3 ⬵ .10.
Por tanto, despejando R11 y sustituyendo, obtenemos

R11 % .RñL3/Av ⬵ 2000/10 ⬵ 200 L

Entonces, como las condiciones de polarización requieren que R11 ! R12 ⬵ 3000 L,
podemos elegir
R12 % 3 kL

De una manera similar, obtenemos

R6 % 510 L, y R7 % 56 kL

Elección de valores para los condensadores


Hasta ahora no hemos estudiado los conceptos de la respuesta en frecuencia, que
se verán en el Capítulo 8. Sin embargo, podemos anticipar que los condensadores
http://libreria-universitaria.blogspot.com

358 Electrónica

de acoplo y de desacoplo hacen que la ganancia caiga a frecuencias bajas (véase la


Sección 1.10). Veremos que, en general, esta caída debida a un determinado condensa-
dor comienza aproximadamente a la frecuencia para la cual la impedancia capacitiva
es igual a la resistencia R que se ve mirando hacia el circuito al que está conectado el
condensador. Expresándolo en forma matemática, tenemos

1
R%
2n f C

donde R es la resistencia «vista» por el condensador, y f es la frecuencia a la cual


comienza la caída. Resolviendo C, obtenemos

1
C% (AD2.1)
2n f R

Como tenemos varios condensadores de acoplo y de desacoplo, cada uno de los


cuales tenderá a reducir la ganancia a frecuencias bajas, habremos de dejar un margen
considerable en el diseño.
Si sustituimos la fuente de señal por su resistencia interna (que se supone igual a
cero), la resistencia «vista» por C1 es de 0 ! Rin % 1 ML. Sustituyendo en la Ecuación
(AD2.1), tenemos

1 1
C% % % 0,00795 kF
2n f C 2n(20)106

Si permitimos un amplio margen en el diseño y seleccionamos un valor nominal están-


dar, establecemos finalmente

C1 % 0,03 kF

De igual manera, los valores necesarios estimados para los otros condensadores
son:
C3 % 50 kF
C4 % 10 kF
C5 % 200 kF
C7 % 100 kF

Esto completa nuestro diseño. Para verificar que se cumplen las especificaciones
requeridas, simulamos el circuito con PSpice. El esquema está guardado en el archivo
llamado FigAD2–3. Se puede comprobar, a partir de las simulaciones, que se cumplen
todas las especificaciones.

Diseños alternativos

En la práctica, el diseño no se realiza con tanta rapidez. Por ejemplo, puede que en
un primer esbozo no permitamos suficiente corriente de polarización para Q4 y
más tarde hayamos de revisar los valores seleccionados. Para ahorrar espacio, hemos
http://libreria-universitaria.blogspot.com

Proceso de diseño de un circuito 359

presentado el diseño final sin detallar las posibles equivocaciones en las que inevita-
blemente se incurre.
Si las especificaciones hubieran sido diferentes, puede que no hubiéramos podido
cumplirlas con la configuración elegida para el circuito. Por ejemplo, si se hubiera
pedido un ancho de banda de 1 MHz, nuestro diseño habría fallado. Tras estudiar el
Capítulo 8 y ganar algo de experiencia, podríamos haber anticipado que los bipolares
polarizados con corrientes muy pequeñas (como Q1 y Q2) tienen una respuesta a alta
frecuencia pobre y habríamos buscado una configuración de circuito diferente.