miento de Sefale: Unidad 3: Conversion y Proc DIAGRAMA A BLOQUES DE UN SISTEMA DE PROCESAMIENTO DE SENALES om 1101 am m0! A i 11100 Seital Sefal __ Filrode — _ Cireiio de Filo de : Peay ae ua DAG ™ reconstruccién ~~ MalOgiea analigica "anti-aliasing A retencidn Ingjoras DIAGRAMA A BLOQUES DE UN SISTEMA DE PROCESAMIENTO DE SENALES oeeaey o + @ £ #4 See ee intradss SS] Convertidor Vou ave es or se see eels : aa aot] ee ee | to 2d ow ft FORMA DE ONDA DE SALIDA DEL DAC Escala complots - - - - - (entrags = tN) spre |e ene Ee he enn «made pee = Ing. Marcelino Ramirez Rodriguez.Unidad onversién y Procesa CONVERTIDOR CON PONDERACION BINARIA DE 4 BITS. Ue Vg ak ‘cu Be Bo tS i; 200k 2 g 012345678 9102S 100kQ, $V > Oe) BOT ie > Ve E PE OTe Lela a 50kQ : ae ee ask * a oT TL po ML me 5V Sas 2G 07s 200 kQ sv 1 = = 0.05 mA 100 kQ ee Nee Oma 50 kQ , 3= oN =0,2 mA 25 kQ Tng. Marcelino Ramirez Rodriguez,Unidad 3: Conversién y Procesamiento de Sefiales Voupo) = 10 kQ)(-0,025mA) = -0.25 V out(DO) Voepn = (10 KO) 0.05 mA) = -0.5 V Poyipry = (10 kQ)(—0.1mA) =—1 V Veuipsy = (10 kQ)(—0.2mA) = -2 V S_» Entrada binaria Tg. Marcelino Ramirez Rodriguez.Unidad 3: Conversion y Procesamiento de Seiiales Codigo do enarada Beanie CONVERTIDOR EN ESCALERA R/2R Entradas Dy Bs 2R ut Ing, Marcelino Ramirez Rodriguez,Unidad 3: Conversion y Procesamiento de Sefiales Resistencia equivalente ala red en escalera con——> Dy,Dyy Do conectadas a tierra D,=0 Dy=0 (©) Gireito equivatente para Ds = ‘ing. Marcelino Ramirez Rodriguez.Unidad 3: Conversion y Procesamiento de Sefiale (Circuito equivleate para Ds=0,D,=0,D,=0.D)=1 PRUEBA DE UN CONVERTIDOR DIGITAL-ANALOGICO. ERRORES DE LA CONVERSION DIGITAL - ANALOGICA Satida Salida analégica snaloaica 14 f i i i ; : i 4 : 1 eegetiiad wa (a) Salida no monoténica (en negro) a Ing. Marcelino Ramirez Rodriguez.Unidad 3: Conversién y Procesamiento de Sefales Salida Salida analogica analogica 1s “a 13 2 u 10 (©) Ganancias alta y baja (en negro) PROCESO DE MUESTREO Seal sanal6gica _-| Circuito de Gpentipla ee ae muestreo eet | Version smuestreada dela senal 1 ES de entrada ino Ramirez Rodrigu:Unidad 3: Conversion y Procesamiento de Sefiales ee OPERACION DE MUESTREO Y RETENCION ta senal de entrada all LLL [ “Muestreo y retenciGn | \ Nestiesseahie 1 |) PROCESO DE CUANTIZACION - 4 BITS Nivel de cuantizacion (cOdigo) ntervalos de muestreo Ing. Marcelino Ramirez Rodriguez.Unidad 3: Conversion y Procesamiento de Sefiales Intervalo Intervalo Nivel de de muestreo _cuautificaciin Cédigo demuestreo _cuautificactin _Cédigo | 1 0 00 8 4 16.1 2 1 o 9 3 est 3 2 10 10 3 ath 4 1 oO n 3 u ; : ot ib 3 | 6 1 1 B 3 fie") i 1 oO t Valores binarios 1 Intervalos 13 de muestreo PROCESO DE CUANTIZACION - 16 BITS Nivel de cunatificacion (eédigo) ISN rang asap arto) Arron OuIO, Latervalos de muestroo ng Marcelino Ramirez Rodriguez.Unidad 3: Conversion y Procesamiento de Sefales a ne Eeenare Giese de Se repetrtle iiss iSzvien-Acaigy =|. dn gman: constitcciba Cin 1 0 ‘0000 8 10. 1010, | 2 s ciot ° is ino | 3 5 1000 to ' in 4 > ot fs ' ni 5 5 iat i is mi ‘ 4 civ 5 14 uo 1 6 O10 | - Invervalos de + ' Par ty1 iat ty muestreo CONVERTIDOR ANALOGICO - DIGITAL FLASH (PARALELO) DE 3 BITS i= Aegis orate seat ositieate a ng Marcelino Ramirez Rodriguez.Unidad 3: Conversién y Procesamiento de Seiiales CONVERTIDOR ANALOGICO - DIGITAL DE PENDIENTE DOBLE ess Entrada analogica s Oy) . CLK 1 ye ee Conte Vrcxe issn le = Compurador | L paste deramps) CLEAR ea eal [eee ieslelels| Control de conmutaciéa Logica econo! | _J ey Latches D, D, Ds Dy Dy Dy D, D, Salida binaria e BCD CONVERTIDOR ANALOGICO - DIGITAL POR APROXIMACIONES SUCESIVAS Convertidor digital-analégico (DAC) ag *———_, | Salida binaria S P2 | paralelo Sefialde __ |, D,) colae Comparador Salida binacia setie Tng. Marcelino Ramirez Rodriguez.+MAX, Seftal de entrada procedente del bloque de muestreo 0 y retencién -MAX } Salida cuantizada mediante la técnica sigma-delta Kane 2048 1 4096 Is ols CONVERTIDOR ANALOGICO - DIGITAL SIGMA - DELTA a a ie analégica ce PRUEBA DE UN CONVERTIDOR ANALOGICO - DIGITAL — sualdgicaUnidad 3: Conversion y Procesamiento de Sejiales ERRORES DE LA CONVERSION ANALOGICO - DIGITAL Tng. Marcelino Ramirez Rodriguez.Unidad 3: Conversion cesamiento de Sefales EMPLEO DEL MULTIPLEXOR Y DEMULTIPLEXOR Sd, S12....8m Seitales para ser Setiales ‘enviadas por el ‘wansmitidas canal de por el canal de UBICACION DEL DSP Entrada digital Salida digital del ADC hacia el DAC coe je ADC te sp mc DIAGRAMA A BLOQUES SIMPLIFICADO DE UN TELEFONO MOVIL DIGITAL. Codec Microfono me Saale GE vite — te) —- ave + —eSeecin RB (aula, : eno, SEEET Eee conversion de Dk revntens a par, — amplifc. de RE) Altavoz I oun! Teel Ing, Marcelino Ramirez Rodriguez.