SISTEMAS SECUENCIALES Circuito Cireuits s nf u > Jcombinacional u combinacionsil Fnirsda Y | de entrada " Vee salida Y L Representacion simbética de un circuite seevencial La memoria esté formada por un conjunto de clementos, denominados biesta- con capacidad de permanecer indefinidamente en un determinado estado ldgice (0 0 1) en ausencia de estimulos exteriores. Los circuitos secuenciales pueden ser de dos pos: # Sineronos. Son aquellos que pars realizar la transmisién de datos a través dei propio circuito necesitan una séfisil de control o impulso de reloj (clock), que ademas configura una mis de sus entradas + Asincronos. Son aquellos que no necesitan seiial de sincronismo; por tanto, sus salidas varian simplementeul hacerlo sus entradas Podemos esquematizarlos de la siguiente forma Ss Asincranos 9 J-K 1 Bicstables 7 4 RS Flip Fer: Activados por nivel 4 J-K Circuitas Sinceonos secuenciales { 8 Activades por fiance J J-K Registros { Asineronos Contadores 4 SineranosEU BIESTABLES Fu Flop Son circuitos capaces de retener informacion: por tanto, son unidades de memoria que manticnen su Ultimo estado indefinidamente mientras no se produzea un cambio en sus entradas, biestables sincronos ticnen, a diferencia de los asincrones, una catrada que cmos con C para ef sincronismo de relay El biestable RS asinerone es an circuito a base de puertay logicas con dos :t)_y S (set) y dos silidus Q) y Q;. (complementanas) , donde Q, es istente en el entrtdas R (rese A contin gion se Fepresenta la tabla de verdad de este biestabl Ia salida en cl momento que estamos representando, y Q,., es kt ¢ instante anterior Salida Qy Con putas NOR | Con puectas NAND lou Jou Ixxo la Figura $3 se muestra el esquema general de un biestable RS y su y NAND. Li Figura 5.3. Biestable AS asincrono con puertas NOR y NANO.Si observamos la tabla de verdad, al aplicar an 1a Ja entrada ala salida Q y se mantendra aunque la ented § pase poner un On fa salida Q. bastard aplicar un | en la el 0 aunque R pase Por tanto, la activacion de kt entrada S mientras que la acti En los dos cireuites anteriores simultinea de I el circnito con NOR Ia scilidt Qs FI biestable RS que los valores pre: necesario que ki sefi Se puede consiruir con un biestable RS: (Fig. 5.4) Bicstable [FE & es [t a ést transite tener valor 0, Si queremos entrada Ry manteniéndose T have que se retenga unl en la salida, sincrono en el que se co entradas dos puertas AND a modo de Mave y controludas por la se i6n en la entrada RESET manticne un 0 diferen dos entradas, es decir, si aparecen des unos en sus entradas, En pone a 0y en el circuito con NAND se pone at. nerono uctivado por nivel tiene la caracteristica de que para enlados en sus entradas tengan ef de reloj se encuentre at esti en cl caso de activ tos en sus. salide! nivel alto, es decir, a 1 tana al de ep Figura 5.4. Biestable AS sincrono (nivel) y su diagraina de tiempos Fl biestable RS siner con la diferencia de que ls muy peque encuentra @ nivel allo (Fig. 5.5) Biestable RS Fetardo en la puerta NOT Figura 5.5. Biestable RS sincrono (thane foun aha fe activado por Manco es una modificacion del ante 0) y su diagrama de tiempos wcion, S. es L Sus eloy rior, I de reloj que activa como Have es de una duracion para evitar que se produrcin fullos por el liempo que ésta