Documentos de Académico
Documentos de Profesional
Documentos de Cultura
A partir de aquí se va a comentar para el caso del JFET de canal n, pero la idea es
similar para el caso del de canal p; en la figura anterior se puede ver que para el
JFET de canal n, al material semiconductor tipo n se le han conectado en extremos
opuestos el drenador(D) y la fuente(S), mientras el material tipo p se conecta a la
compuerta(G), se observa que hay un paso o un canal entre el drenador y la fuente,
formado por el semiconductor tipo n de allí el nombre de canal n, el cual está
rodeado por el material semiconductor tipo p, entre la compuerta y la fuente se
forma un diodo, en el transistor JFET lo que se hace es polarizar en inversa este
diodo, para el caso del JFET de canal n la tensión de polarización de dicho
diodo tiene que ser negativa y a lo mucho igual a cero, se la representa
como VGS (tensión compuerta fuente), lo que se logra al hacer esto es
que la región de agotamiento del diodo se puede controlar variando la tensión VGS,
cuando la VGS=0 la región de agotamiento del diodo será mínima y el canal n será
lo mas ancho que pueda; si poco a poco la tensión VGS se hace negativa, esta
hará que la región de agotamiento del diodo crezca, ya que el diodo se polariza en
inversa, esto a su vez hace que el canal semiconductor se angoste, llegará un
momento que la VGS sea lo suficientemente negativa que hará que la región de
agotamiento sea tan grande como para que el canal semiconductor desaparezca o
se cierre; a esa tensión se le conoce como tensión compuerta fuente de apagado o
de corte del JFET y se representa como VGSoff.
Para polarizar un JFET de canal n, de la batería o fuente de alimentación VGG que
se use entre la compuerta y la fuente se conectará su polo negativo hacia la
compuerta(G) y hacia la fuente(S) su polo positivo; la batería o fuente de
alimentación VDD que se conecta entre el drenaje y la fuente, es la encargada de
suministrar la corriente que se controla con la VGS, VDD se conecta con su polo
positivo en el drenaje(D) y el negativo a la fuente(S); si el JFET es de canal p las
conexiones de las alimentaciones se inverten, tal como se ve en la imagen siguiente.
De la figura anterior se puede ver que al estar polarizado el diodo entre la compuerta
y la fuente en inversa, la corriente que se aparece a través de la compuerta IG es
muy pequeña, del orden de los nA, por eso se considera que IG=0, también es por
este motivo que se dice que el JFET tiene una alta impedancia de entrada,
propiedad que se aprovecha en los amplificadores basados en el JFET; la corriente
que circula entre el drenaje y la fuente se conoce como corriente de drenaje ID, el
valor de esta corriente depende del valor de la tensión VGS; como se ha visto
anteriormente al hacer variar la VGS se logra que la región de agotamiento
aumente o disminuya, lo que hace que el canal por el que circula la corriente de
drenaje ID disminuya o aumente, al disminuir o aumentar el canal se controla la
cantidad de ID que circula por el JFET; esta es la forma que se controla la corriente
por tensión con el transistor JFET.
Cuando VGS=0 la región de agotamiento será mínima, en este caso si la tensión
entre el drenaje y la fuente VDS se aumenta la corriente de drenaje ID aumentará
también, pero llegará un momento que la corriente ID deje de aumentar por mas
que se aumente la VDS, en ese momento se dice que el JFET se ha saturado (en
un JFET la VDS tiene un límite que si se sobrepasa el JFET se dañará, ese valor
máximo para VDS se encuentra en su hoja de datos), a esa corriente ID que ya no
aumenta mas se la conoce como corriente de drenaje fuente de saturación la cual
se simboliza como IDSS, es un dato muy importante característico de los JFET que
se encontrará en su hoja de datos; cuando la VGS=VGSoff la corriente ID=0, como
se puede ver la ID variará desde un mínimo de 0A hasta un máximo de IDSS y todo
esto controlado por la VGS.
Por ejemplo si se ve la hoja de datos del JFET de canal n 2N3819 se verá
que VDSmáx=25V, si se pasa de este valor posiblemente se dañe el JFET, también
se ve que IDSS esta entre 2mA y 20mA esto varía porque los JFET así sean de la
misma familia presentan este tipo de variaciones, por ejemplo puede que un 2N3819
tenga una IDSS=5mA y en otro 2N3819 sea IDSS=14mA; para la tensión de corte
es decir la VGSoff la hoja de datos dice que será como máximo -8V; en la hoja de
datos también aparece un dato al que se le llama corriente compuerta fuente
inversa IGSS que para este caso tiene un valor de 2nA, esta vendría a ser la
corriente por la compuerta, pero como se ve es una cantidad muy pequeña, por
ejemplo esta se a medido para una VGS=-15V según la hoja de datos, como se ve
para una tensión de VGS=-15V se tiene IG=2nA, es de suponer que para una VGS=-
5V la corriente IG será mucho menor por eso se puede considerar que IG=0, con
este dato se puede calcular la impedancia de entrada de este JFET sería así:
Rent=Zent=|(VGS)/(ID)|
Zent=|(-15V)/(2nA)|
Zent=7500MΩ
La siguiente es la representación simbólica de los JFET
El circuito de polarización visto anteriormente ahora con los símbolos quedaría así:
Como se puede ver en el circuito propuesto la tensión VGS=0, la tensión VDS será
variable del que se pueden ver sus valores con la ayuda del voltímetro, ese voltaje
variable lo proporcionará la fuente de alimentación VDD, la corriente ID a través del
drenaje se mide con el amperímetro, en un inicio la VDS será la mínima que
proporcione VDD por ejemplo VDS1, para esta tensión se tendrá un valor de ID1,
luego se aumenta la tensión poco a poco por ejemplo a VDS2 al cual le
corresponderá un valor de corriente de ID2, se verá que en un principio estos
cambios son en forma lineal, es decir si VDS aumenta entonces ID aumenta en
forma proporcional, esto es se cumple la ley de Ohm, en este caso se dice que el
JFET se encuentra polarizado en la región ohmica; si se sigue aumentando VDS se
verá que llega un momento en que la corriente ID ya no aumenta en forma lineal, si
no que tiende a no cambiar o cambia muy poco por mas que se aumente el valor de
VDS, en ese momento se dice que el JFET se ha saturado, esa corriente que se
mida es la máxima cantidad de corriente que podrá conducir el JFET, a esa corriente
se la llama corriente drenaje fuente de saturación IDSS, y a la tensión VDS a partir
de la cual se ve que la corriente de drenaje ya no cambia, es decir ID=IDSS se la
conoce como tensión de estrangulamiento y se simboliza como Vp, mayormente los
valores obtenidos en forma experimental no coinciden de un dispositivo a otro aun
sean de la misma familia, esto es normal, pero los valores obtenidos se encontrarán
dentro del rango que se especifica en la hoja de datos del JFET utilizado.
Después de realizar esas medidas y llevarla a un gráfico de ID vs VDS se
obtendrá algo como se muestra a continuación:
https://hetpro-store.com/TUTORIALES/jfet-vs-mosfet/
http://mrelbernitutoriales.com/transistor-jfet/
https://ocw.ehu.eus/pluginfile.php/2728/mod_resource/content/1/electro_gen/teoria
/tema-7-teoria.pdf