Está en la página 1de 8

BIESTABLES ASINCRONOS Y SINCRONOS

INFORME FINAL

I. INTRODUCCIÓN
En el presente laboratorio, se desarrollará el análisis funcional de los biestables
asíncronos (Latchs) y Sincronos (Flip Flops); los cuales representan los
dispositivos fundamentales para el diseño de registros, Contadores, Maquinas
de estados, memorias y todo circuito secuencial.
II. OBJETIVOS
 Implementar los circuitos biestables asíncronos (Latch) y síncronos
(Flip Flop), utilizando puertas lógicas.
 La visualización del funcionamiento de cada una de los biestables
(Latchs y Flip Flops.) utilizando leds en las salidas.
 Implementar circuitos básicos con biestables.
 Adquirir destreza para el montaje y cableado de circuitos digitales
en el prothoboard.
 Que el estudiante aprenda utilizar los principios básicos para el
análisis de circuitos digitales secuenciales mediante simuladores y
que tenga la capacidad de realizar la detección de fallos,
corregirlos y comprobar su buen funcionamiento.

III. RESUMEN
Como primer paso para el desarrollo del presente laboratorio se debe
consultar los manuales correspondientes para cada objetivo. Luego se
debe analizar los circuitos en forma teórica y luego simularlos con algún
software especializado y depurar los errores. Por último se implementa el
circuito con los circuitos integrados realizando conjuntamente prueba
individuales de su funcionamiento y al terminar dicho proceso se procede
a hacer las pruebas y desarrollar las tablas de estados o construir los
diagramas de tiempo.

IV. LISTADO DE MATERIALES


 Circuitos Integrados TTL: 7400, 7402, 7474, 7476, 74266.
 Prothoboard y Dipswitch
 Cables de conexión
 Manuales técnicos.
 Resistencias de 100 Ohmios:
 Diodos LEDs
V. CUESTIONARIO

1. Presentar todos los circuitos implementados, sus tablas de verdad y


breve análisis de su funcionamiento.

Apreciamos que el circuito implementado es un Latch NAND, el cual se


retroalimenta de sus propias salidas Q y Q´ y que presenta un estado no valido,
un SET, un RESET y uno de memoria como se muestra a continuación.
Tabla de valores:
2. Implementar el circuito mostrado en la Figura, analizar su
funcionamiento y construir su tabla de verdad.

Apreciamos en la simulación del circuito que para PRE (0), CLR (0), R (0), S (0)
las salidas Q y Q´ cambian de estado intermitentemente, pero siempre es un
modo no valido. Algo parecido ocurre con PRE (0), CLR (0), R (1), S (1) cuando
el flanco de CLK es de bajada.
Tabla de valores:
3. Implementar el circuito mostrado en la figura, analice su
funcionamiento y construir su diagrama de tiempo.

Al ser un Flip Flop activado por una señal de reloj de flanco de subida (↑). Al iniciar
su funcionamiento se tiene que 𝑄1 y 𝑄2 cambian de estado a la misma frecuencia,
pero que 𝑄2 se inicia con el segundo disparo del reloj, mientras que 𝑄1 lo hace con
el primer disparo del reloj. Esto se aprecia en el circuito implementado y en su
correspondiente diagrama de tiempo.
Diagrama de Tiempo:
4. Utilizando el Flip Flop D, diseñar un circuito que el permita convertir a
Flip Flop JK. Implementar el circuito y verifique su tabla de verdad.
Primero crearemos la tabla de conversión, como se muestra:
Tabla de valores:

𝑱 𝑱 𝑱𝑱 𝑱𝑱 𝑱
+𝑱
0 0 0 0 0
0 0 1 1 1
0 1 0 0 0
0 1 1 0 0
1 0 0 1 1
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0

En esta conversión, 𝐷 es la entrada real del flip flop y 𝐽 y 𝐾 son la entrada externa.
𝐽, 𝐾 y 𝑄𝑛 hacen 8 combinaciones posibles. De esta conversión obtenemos D en
términos de 𝐽, 𝐾 y 𝑄𝑛 en el mapa de Karnaugh.

𝐷 = 𝐽𝑄𝑛̅ + 𝐾̅ 𝑄𝑛
A continuación, se muestra el diagrama lógico correspondiente para la conversión.
5. Utilizando el Flip Flop D, diseñar un circuito que le permita convertir a
Flip Flop T. implementar el circuito y verifique su tabla de verdad.
Tenemos que diseñar el circuito para generar la señal de disparo 𝐷 como una
función de 𝑇 y 𝑄, 𝐷 = 𝑓 (𝑇, 𝑄).
Tabla de valores:

𝑱 𝑱𝑱 𝑱 𝑱
𝑱 +𝑱

0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 1
De la tabla anterior obtenemos con el mapa de Karnaugh la ecuación
característica para 𝐷.
𝐷 = 𝑇̅ 𝑄𝑛 + 𝑇𝑄̅̅𝑛̅ = 𝑇⨁𝑄𝑛
A continuación, se muestra el diagrama lógico correspondiente para la
conversión.

6. Implementar el circuito de la figura. Analice su funcionamiento y


desarrolle su tabla de verdad.

Luego de la implementación del circuito notamos que para 𝐽 (0) y 𝐾 (1) la


salida 𝑄 es indeterminada, tanto en la simulación en Proteus (?) como en el
prothoboard (0). Lo mismo sucede para J (1) y 𝐾 (1).
𝑱 𝑱 𝑱 𝑱

0 0 1 0
0 1 Indet 1
1 0 1 0
1 1 Indet 0