Está en la página 1de 3

Universidad Politécnica Salesiana-Sede Cuenca.

Práctica I: Verificación de estados de una Red lógica.


Laboratorio de Electrónica Digital
Alex Fernando Loja - alojaa@est.ups.edu.ec
Universidad Politécnica Salesiana - Sede Cuenca

Abstract. In practice, the logic gates are implemented with III.MARCO TEÓRICO
Boolean operations that carry a series of combinations for the A. Compuertas Lógicas
inputs defined in the circuits to be worked on, such as the La Lógica binaria con operaciones que toman un sentido
creation of circuits based on defined initial data, for this it is
lógico. La manipulación de información binaria se hace por
necessary to know the data ships of Each component and these
circuitos lógicos que se denominan Compuertas Lógicas. Cada
are TTL type with 2 inputs and 1 output.
puerta lógica consiste en una red de dispositivos interruptores
que cumple las condiciones booleanas para el operador
Palabras Claves— Compuerta, lógica, booleana,
conmutación, binario, inversor. particular. Son esencialmente circuitos de conmutación
integrados en un Chip. Las compuertas son bloques del
OBJETIVOS Hardware que producen señales en binario 1 ó 0 cuando se
satisfacen los requisitos de entrada lógica.
Objetivo General:

 Analizar el funcionamiento de las compuertas.

Objetivos Específicos:

 Verificar las tablas de verdad.


 Diseñar compuertas de uso exclusivo a partir de los
comunes.
Fig. 1. Transistor.
I.INTRODUCCIÓN
La práctica consiste en analizar los diferentes compuertas B. Compuerta AND (78LS08)
lógicas mediante las tablas de verdad mediante el análisis de Cada compuerta tiene dos variables de entrada designadas por
un circuito para comandar las salidas en función a las A y B y una salida binaria designada por x. La compuerta
expresiones booleanas desarrollados por compuertas básicas AND produce la multiplicación lógica AND que es la salida 1
que pueden llegar a crear compuertas exclusivas, para este si la entrada A y B están ambas en el binario 1: de otra
análisis se determina la caída de tensión en las salidas de los manera, la salida es 0. Estas condiciones también son
integrados para determinar si la salida es 1 o 0 en función al especificadas en la tabla de la verdad para la compuerta AND.
voltaje que se obtiene en la medición, además se implementan
circuitos que trabajen en base a lo que el personal requiere.

II.EQUIPOS Y MATERIALES

Descripción Cantidad Fig. 2. Compuerta AND.


Integrados 74LS. 4
C. Compuerta NOT (78LS04)
Diswitch. 2
El circuito invierte el nivel lógico de una señal binaria. El
Resistencia. 10 símbolo algebraico utilizado para el complemento es una barra
Cabes. 20 sobra el símbolo de la variable binaria. Si la variable binaria
Bananas 2 posee un valor 0, la compuerta NOT cambia su estado al valor
Multímetro. 1 1 y viceversa.
Fuente de tensión DC. 1
Leds Intermitente. 3
Protoboard. 1
Regulador 7805 1
Tabla1. Herramientas utilizadas en la práctica.
Fig. 3. Compuerta NOT.
Universidad Politécnica Salesiana-Sede Cuenca. 2

D. Compuerta NAND (74LS00) NOR


Es el complemento de la función AND, consiste en una A B Q (Voltaje) Q (Lógico)
compuerta AND seguida por un pequeño círculo que invierte 0 0 4,59 1
la señal. La designación NAND se deriva de la abreviación
0 1 0,30 0
NOT - AND. Las compuertas NAND pueden tener más de dos Tabla. 2. Datos de compuerta NOR.
entradas, y la salida es siempre el complemento de la función
AND. NOT
A B Q (Voltaje) Q (Lógico)
0 0 4,56 1
0 1 0,17 0
1 0 0,17 0
1 1 0,15 0
Fig. 4. Compuerta NAND. Tabla. 3. Datos de compuerta NOT.

E. Compuerta NOR (74LS02) Para la figura 6, escribir la expresión booleana para las salidas
Es el complemento de la compuerta OR y utiliza el símbolo de Q1, Q2, Q3, además elaborar una tabla de verdad con todos
la compuerta OR seguido de un círculo pequeño que invierte los estados lógicos de ingreso y determine los niveles de
la señal. Las compuertas NOR pueden tener más de dos voltaje para Q1, Q2, Q3.
entradas, y la salida es siempre el complemento de la función
OR. 1
A 7400 3 2
2 7402 1
Q1
3

B 1
7400 3 Q3
C 2

2 Q2
2 7402 1
Fig. 5. Compuerta NOR. 7402 1 3
3

IV.DESARROLLO
Fig. 6. Circuito Lógico.
1. Para el punto 1, verificar la tabla de verdad de la NAND,
NOR, NOT . En la práctica elaborada se procede a realizar el circuito para
2. Para el punto 2, escribir la expresión booleana para las
medir y determinar los estados lógicos que se representan en
salidas Q1, Q2, Q3.
la siguiente tabla.
3. Elaborar una tabla de verdad con todos los estados
lógicos de ingreso y determine los estados y niveles de A B C Q1(V) Q2(V) Q3(V) Q1(L) Q2(L) Q3(L)
voltaje para Q1,Q2,Q3. 0 0 0 0,15 3,61 0,18 0 1 0
4. Realizar el circuito y comprobar, haciendo uso de Leds a 0 0 1 0,16 3,41 0,18 0 1 0
las salidas. 0 1 0 0,15 3,42 0,17 0 1 0
5. Para el punto 3, un circuito tiene tres ingresos
0 1 1 0,17 0,15 4,40 0 0 1
denominados A, B, C y dos salidas Q1, Q2.
6. Diseñar e implementar sin tabla de verdad un único 1 0 0 0,16 3,49 0,18 0 1 0
circuito que cumpla con las condiciones indicadas. 1 0 1 0,17 0,16 4,38 0 0 1
1 1 0 0,17 3,42 0,18 0 1 0
V.DESARROLLO DE LA PRACTICA CON CALCULOS Y DISEÑO DE 1 1 1 4,39 0,15 4,38 1 0 1
CIRCUITOS.
Tabla. 4. Datos del circuito de la fig. 6.
Verificar la tabla de verdad para las siguientes compuertas.
Realizar un circuito que tiene tres ingresos denominados A, B,
NAND C y dos salidas Q1, Q2. Diseñar e implementar sin tabla de
verdad un único circuito que cumpla las siguientes
A B Q (Voltaje) Q (Lógico)
condiciones.
0 0 3,68 1
0 1 3,70 1 Q1=1 si solo si A= B= C=0
1 0 3,67 1
1 1 0,14 0 Q2=0 si solo si A=1 y B=C=0
Tabla. 1. Datos de compuerta NAND.
Universidad Politécnica Salesiana-Sede Cuenca. 3

Fig. 7. Circuito desarrollado.

El circuito presentado en la figura 7 cumple con las


Fig. 8. Simulación del circuito 2
condiciones iniciales planteadas que son representados en la
siguiente tabla.
Valores obtenidos al simular el circuito creado, se obtiene las
siguientes combinaciones lógicas.
A B C Q1 Q2
0 0 0 1 - A B C Q1 Q2
1 0 0 - 0 0 0 0 1 1
Tabla. 5. Datos iniciales planteados.
1 0 0 0 0
Tabla. 7. Datos obtenidos en simulación.
VI.SIMULACIONES
VII.CONCLUSIONES Y RECOMENDACIONES
Circuito del punto 2 realizado en el software de Multisim para
la comprobación de la tabla de verdad.
 En las compuertas lógicas la analógica booleana está
definida para el valor binario a asumir al tener un
valor de voltaje a la salida con el rango de 0V a 0.8 V
se considera estado 0 y de 2V a 5V o más se lo
considera como estado 1.
 Cuando se implementa leds a la salida de las
compuertas se debe conectar el led a +Vcc con su
polarización correspondiente para evitar sacar
corriente del integrado.
 Se recomienda trabajar siempre a la salida de las
compuertas con un inversor lógico para que los leds
trabajen adecuadamente con la señal visual.

Fig. 8. Simulación del circuito 2 VIII.REFERENCIAS


[1] Neal S. Widmer, Gregory L. Moss, Ronald J. Tocci,
Tabla de verdad del circuito simulado mediante la variación de “Digital systems: principles and applications”, 12a ed,
la combinación booleana para las tres entradas. Boston: Pearson, 2017.
[2] RONALD J. TOCCI, “Sistemas Digitales: Principios y
A B C Q1(L) Q2(L) Q3(L) Aplicaciones”, Décima Edición, Editorial Prentice Hall,
0 0 0 0 1 0 2007.
0 0 1 0 1 0 [3] Compuertas Lógicas. Consultado el 04 de Abril de 2018.
0 1 0 0 1 0 Disponible en: <
http://www.profesormolina.com.ar/electronica >
0 1 1 0 0 1
1 0 0 0 1 0
1 0 1 0 0 1
1 1 0 0 1 0
1 1 1 1 0 1
Tabla. 6. Datos del circuito 2.

Circuito creado para el funcionamiento de los datos iniciales


planteados, diseñado en Multisim para la comprobación de su
correcta función con las entradas y salidas visualizadas
mediante Led’s.