FLIP-FLOPS Seguro NOR (Latch) ser f nine r= & ——_(Simboto aterno) cuEAR e Noreraimente sa ho c8 3 (Simao aero) SepsoNAND (Latch) SET | Ser Cura Sincronizado por rel SC ‘Sneronzado por relo| JK Sneronzado por elo) D Seguro 0 (Lach) Ertradas ssineroricas “i eioco: FF puede esponcar al Ky CUR (= Cindapandante de arpadatsinconat (02 independiente de ead scones eroiguo no tv é ° I CLA ounce eta en csiquer extn | CrConceptos introductorios TEMARIO 1. Representaciones 1.2 Sistemas digiOBJETIVOS Al concluir este capitulo, e lector estard capacitado para: 1 Distinguir entre representaciin anal6gica y digital. = Mencionar las ventajas, desventajas y diferencias mis importantes entre los sistemas analgicos, digitales hibridos = Comprender la necesidad de tener convertidores analégico-digitales (ADC; analog-o- digital concerter) y digital analégicos (DAC; digital-to-analog converter) = Realizar conversiones entre ntimeros decimals y binarios. ‘= Identificar las sefiales digitales mis comunes. 1 Citar varias tecnologias para la fabricacién de circuitos integrados. t= Identificar un diagrama de tiempos. t= Establecer las diferencias entre trasmisin paralela y serial = Describir Ia propiedad de la memoria. ‘= Describir las partes més importantes de una computadora digital y comprender sus fun- INTRODUCCION (Cuando la mayoria de nosotros escucha el érmino “digital” inmediatamente pensamos en wna “calculadora digital” o “computadora digital”. Lo anterior probablemente puede stribuirse 2 la forma tan impresionante en que ahora la persona promedio tiene acceso a poderosas computadoras y calculadoras, a bajo costo. Es importante sefalar que ambas representan slo tuna de las muchas aplicaciones de los circuitos y principios digitales. Los circuitos digitales se cemplean en productos electrénicos tales como juegos de video, hornos de microondas y siste- ‘mas de control para automéviles, asi como en equipos de prueba como medidores, generado- res y osciloscopios. Ademis, la técnicas digitales han reemplazado muchos de los “circuitos analégicos” utilizados en productos de consumo como radios, televisores y equipos para gre bacidn y reproduccién de alta fdelidad. En este libro estudiaremos los principios y técnicas comunes a todos los sistemas digitz- les, desde el interruptor més simple hasta la computadora mis compleja. Si este libro tiene éxito, usted adquiriré una comprensién profunda de la forma en Is que trabajan los sistemasdigitales-y seri capaz de aplicar sus conocimientos al anilisis y deteccién de fallas de cualquier Comenzamos con la presentacién de algunos conceptos que forman parte importante de la tecnologia digital; todos ellos se abordarin detalladamente en capitulos posteriores, con- forme se vayan necesitando. Asimismo, se presenta parte de la terminologia que se necesita cuando se inicia un nuevo campo de estudio, misma que iré aumentando conforme avance la obra. El apéndice I contiene un glosario completo de términos. REPRESENTACIONES NUMERICAS Ea la ciencia, la tecnologia, la administracién y, de hecho, muchos otros campos de la activi dad humana, constantemente se mancjan centidades, Estas sc miden, monitorean, registran, ‘manipulan aritméticamente, observan o, en alguna otra forma, se uilizan en muchos sistemat fisicos. Cuando se manejan diversas cantidades ¢s importante que podamos representar sus valores con eficiencia y exactitud. Existen bisicamente dos maneras de representar el valor numérico de las caatidades: la analégica y la digital Representaciones analégicas En la representacién analdgica, una cantidad se repre seata con un voltaje, corrieate o movimiento de un indicador 0 medidor que es proporcional al valor de esa cantidad. Un ejemplo de esto es el velocimetro de un autom6vil, en el cual la deflexién de la aguia es proporcional a la velocidad ala que se desplaza el auto. La posicién angular dela aguja representa el valor de la velocidad del automévil, y la aguia sigue cualquier ‘cambio que ocurra conforme el vehiculo acclera o frena. Otro ejemplo es el termostato comin de una habitacién, en el cual la flexién de la banda bimetélica es proporcional a la temperatura del cuarto. A medida que la temperatura varia sradualmente, la curvatura de la banda cambia en forma proporcional. ‘Otro ejemplo de una cantidad analégica es el micréfono de audio. En este dispositivo se genera un voltaje de salida en proporcin con la amplitud de las ondas sonoras que chocan con 1 micréfono. Las variaciones en el voltae de salida siguen las mismas variaciones del sonido Las cantidades analégicas antes citadas tienen una caracteristica importante: pueden vw- riar gradualmente sobre un interoalo continuo de valores. La velocidad del automévil puede tener un valor entre cero y, digamos, 100 km/h. En forma andloga, la salida del micréfono podria encontrarse en cualquier nivel dentro de un intervalo de cero a 10mV (por ejemplo, Im, 2.3724 mV, 9.9999 mV), Representaciones digitales En la representacién digital las cantidades no se represen- oil papealonspapaecia, sa por simbolos denominados digtes. Para dar un ejemplo, consideremos el reloj (0 cronémetro) digital, el cual da la hora del dia en forma de digitos secimales que representan horas © minutos (y algunas veces segundos). Como sabemos, la hora varia de manera continua, pero la lectura del cronémetro digital no cambia continua- mente: mis bien, lo hace en etapas de uno por minuto (0 por segundo). En otras palabras, esta representaciGn digital dela hora del dia varia en etapas discretas, comparada con la representa- cién analbgica de la hora que da un reloj de pulso, donde la lectura de! cuadrante varia de La diferencia principal entre las eantidades analégicasy ls digitales se puede enunciar en forma simple de la manera siguiente: analégico = continuo digital = disereto (pato por paso)Debido alla naturaleza discreta de ls representaciones digitales, no existe ambigiiedad cuando s# lee el valor de una cantidad digital, mientras que el valor de una cantidad analégica con frecuencia estéabierta a interpretacién. EjEMPLO_ 1-1 {Cuiles de las siguientes cantidades son analégicas y cuiles son digitales? 4a) Interruptor | } (@) Metro regular | | @ Tespernan | (@) Granos de arena en la playa ©) Control del volumen de uaa radio Solucién: (@) Digital (&) Analégica (©) Analbgics (@) Digital, ya que el nimero de granos sélo pueden ser ciertos valores discretos (enteros) y no cualquier valor en relacién con un intervalo continuo ©) Analégica PREGUNTA DE KEPASO* 1, Describs detalladameate le principal diferencia entre las cantidades analégicas y lat 1-2 SISTEMAS DIGITALES Y ANALOGICOS Un sistema digital es una combinacién de dispositivos disefiado para manipular cantidades fisicas o informacién que estén representadas en forma digital; es decir, que sélo puedan tomar valores discrevos. La mayorla de las veces, estos dispositivos son electrénicos, pero también pueden scr mecinicos, magnéticos o neumsticos. Algunos de los sistemas digitales mas cono- od_ _______+ 1 8, Cwouto. Ag bee» 8, Cirauito a 8 pipe Ea (ip ot aint «.38) . Circuito Create a 2 saa peer 8 earns, Tasmision serial ry Figura 19) Leteasmisibn paralela utiliza una lines por bit, y todos trasmiten en forma simultines; () la trasmisién serial emplea sélo una linea de seal; cada bit se ‘rasmite en forma consecutiva (ano por uno) palabras, la representaciSn paralela es mis ripida y Ia serial requiere menos lineas de seal Entacomparscén entre los mtiodos paaleloy serial para represeatar la informacinbinaria se encontrar muchas veces en todo el libro. PREGUNTA DE REPASO 1, Describa las ventajas relativas de la trasmisin paralela y serial de la informacién ee 44 cartruvo1/concerroswvmooucroRos1-7 MEMORIA ‘Cuando tna sefal de entrada se aplica a muchos dispositivor o cireuitst, Ia slida de alguna ‘manera cambia en respuestaa la entrada y, cuando se retira a sefial de entrada, Ia salida regresa a su estado original, Estos circuitos no exhiben la propiedad de una memoria, ya que sus salidas regresan a su nivel normal. Ea los circuitos digitaes, ciertos tipos de dispositivos y irouitos si tienen memoria, Cuando una entrada se aplica a tal circuito, la salida cambia de s sstado, pero se mantiene en el nuevo estado atin después de que se retire la entrada. Esta propiedad de retener su respuesta a una catrada momentanea se denomina memoria, La figu- 41-10 ilusira operaciones que no son propias de la memoria y otras ques lo son. Los dispositivos.y circuitos de memoria desempefian un, papel importante en los sis- temas digitales debido a que ofrecen medios para almacenar.niimeros binarios temporal 0 permanentemente, con la capacidad de cambiar la informacién almacenada ca cualquier ins- tante. Como veremos, los diversos elementos de la memoria incluyen los tipos magnéticos y aquellos que uilizan circuitos electrénicos, denominados biestables (latches 0 seguros y flip fps, SL feet le TL nr Figura 1-10 Compsracién de una operaciba que tno es de memoria con una que slo es COMPUTADORAS DIGI Las técnicas digitales han trazado sa camino en innumerables éreas de la tecnologia, pero el lrea de las computadoras digitales autométicas es la mis notable y extensa. Aunque las computadoras digitales afectan alguna parte de nuestras vidas, es muy dudoso que muchos de nosotros sepamor con exactitud lo que hace una computadora. En términos mas simples, wna computadora es wn sistema de hardware que realiza operaciones aritméticar, manipula informa «in (generalmente en forma binaria)y toms decisiones. En su mayorla, los seres humanos pueden hacer cualquier cosa que haga una computa- dora, slo que las computadoras lo hacen con muchs mayor velocidad y exactitud. Esto suce- de a pesar del hecho de que las computadoras realizan todas sus operaciones de cileulo paso a paso. Por ejemplo, un ser humano puede tomar una lista de 10 ntimeros y sumarlos en una } sola operacién, listando los niimeros uno sobre el otro y sumindolos columna por columna. Una computadora, por otro lado, silo puede sumar dos niimeros a la vez, as{que la suma de | «sta misma listade atimeros necesitaré nueve etapas reales de adici6n. Desde huego, el hecho de uel computadorsrequiesec sdlo un microsegundo o menos por ewapa contribuye a supe rar esta aparente ineficiencia. Una computadora es mas ripida y precisa que lor seres humanos pero, a diferencia de 4a mayoria de las personas, se le tiene.que dar un conjunto completo de instrucciones que indique con exactitud qué hacer en cada etapa de su operation. Este conjunto de instruccio- tes, se denomina programa, es elaborado por una o mis personas por cada trabajo que la ES SECCION i8/conPUTADORASDIGHTALES 15‘computadora deba realizar. Los programas se colocan en la memoria de ls computadora en forma codificada en binario y cada instruccién tiene un cédigo tinico. La computadors toma estos cbdigos de instruccién de la memoria smo a la vez y efectia la operacién requerida por ¢l cddigo. Mas adelante se trataré este tema con mayor amplitud, Partes principales de una computadora —_Existen varios tipos de sistemas de compu- tacién, pero cada uno se puede separar en las mismas unidades funcionales. Cada unidad des- cempefia funciones especificas y todas las unidades funcionan en conjunto pars ejecutar las | instrucciones que se dan en el programa. La figura 1-11 muestra las cinco partes funcionales ‘mis importantes de una computadors digital y su interaccién. Las lineas s6lidas con flechas representan el flujo de informacién. Las lineas punteadas con flechas representan el flujo delas } sefiales de temporizacién y control. ‘Las funciones principales de cada unidad son: 1. Unidad de entrada. A través de esta unidad se alimenta el sistema de eémputo y la ‘unidad de memoria con un conjunto de instrucciones y datos para que se almacenen. hasta que se necesiten. La informacién corminmente ingresa en la unidad de entrada por ‘medio de tarjetas perforadas, cinta. discos magnéticos o un teclado. 22. Unidad de memoria. La memoria almacena las instrucciones y datos que se reciben de Ja unidad de entrada. Almacena los resultados de operaciones recibidas de Ie unidad aritmética. Asimismo, suministra informacién a la unidad de salida. . 3. Unidad de control. Esta unidad toma inscrucciones de la unidad de memoria, una por ‘una, y las interpreta. Lucgo envia sefiales apropiadas a todas las demis unidades para que la instruccién especifica ea ejecutada. 4. Unidad aritmética logiea. Todas las operaciones aritméticas y decisiones légicas se rea- lizan en esta unidad, la cual puede enviar después resultados ala unidad de memoria para que se almacenen. 5. Unidad de salida. Esta unidad toma dator dela unidad de memoria e imprime, exhibe 0, en caso contrario, presenta la informacién al operador (0 bien la procesa, en el caso de ‘una computadora de control de proceso»). 4Cuénntos tipos de computadoras existen? La respuesta depende de los crierios que se utilicen para clasficaras. Las computadoras dfiéren en tamafo fisico, velocidad de opera cidn, capacidad de memoria y de procesamieato, ademis de otras caracteristicas, La manera | | Figura 1-11. Diagram funcional de una compotadors digital ‘arte! | I6gica A 16 capfruto 1/ CONCEPTOS INTRODUCTORIOSsnus comin de clasificarlas es por su tamatiofisico que suele ser, aunque no siempre, un indi- cador de sus capacidades relativas. Las tres clasficaciones bisicas son: microcomputadora, minicomputadora y sistemas grandes de cmputo (risinframes) La microcempusadora es el tipo mis pequefio de computadora. En genera, esti formada por varios Cl, entre los que se inclaye un microprocesador, circuitos de memoria y circuitos de interface para dispositivos: de entrada/salida tales como el teclado y le pantalla. Las microcomputadoras son el resultado de los grandes avances en la tecnologia de fabricacién de ‘Clique hicieron posible encapsular cada ver mis circuterla en un espacio reducido. Por ejem- plo, el microprocesador contiene la cirewiteria para las unidades aritmética légica y la unidad de control Las minicomputadoras son de mayor tamafio que las microcomputadoras y tienen pre- cios que pueden llegar a ser del orden de las decenas de miles de délares (incluyendo equipo periférico de entrada y salids). Las *minis" se usan ampliamente en sistemas de control indus. ‘tial, aplicaciones cientifcas para escuelas y laboratorion de investigaci6a, y en aplicaciones comerciales para pequefias empresas. Aunque son mis costosas que las microcompatadoras, se siguen wilizando ampliamente ya que, por lo general, son mis ripidas y poseen més capacidad de tipo operativo. Sin embargo, estas diferencias en velocidad y facultades operativas se desva- necen répidamente. Los sistemas grandes de cémiputo (mainframes) se pueden encontrar en las grandes corpo- ‘aciones, bancos, universidades y laboratorios cientficos. Estas *maxicomputadorat™ pueden llegar a costar varios millones de dolares e incluyen sistemas completos de equipo periférico: ‘como unidades de cinta y. de disco magnéticos, perforadoras y lectoras de tarjetas, teclados, impresoras y muchos dispositivos mis. Las aplicaciones de estas computadoras van desde la solucién de problemas cientificos y de ingenier‘a orientados operacionalmeate hasta aplica- ciones comerciales orientadas ala informacién, donde se hace hincapié en el manteaimniento y setwalizaciéa de importantes cantidades de datos e informacin. Fl término supercomputadoras se emplea para denotar las computadoras con mixima velocidad y potencia de cémputo. Son las més costorat (aunque no necesiriamente las mis srandes), porque urilizan los adelantos tecnol6gicos mas recientes para lograr un desempeio superior. PREGUNTAS DE REPASO ee 1. Explique laforma.en la que in cireuito digital que tiene memoria dfiere de uno que no latiene, 2. Mencione lis cinco isidides fncionales mis importantes dé una comiputadora. 3. Mencione los tres tipos de computadoras, de acuerdo con su tamatio fisico. SECCION14/COMPUTADORASDICTTALES ATPROBLEMAS SECCION 1-2 1-1 Indique cudles cantidades son analdgicas ¥ cuiles digitales (@) El nimero de &tomos presente en una muestra de material () La altitad de vuelo de ua avi6n (© La presién en el interior de una llanta de bicicleta (@) La corriente que circula en una bocina (©) El reloj de un horno de microondas SECCION 1-3 1-2. Convierta los siguientes nimeros binarios a sus valores decimales equivaleates: (@) 11001,= 25 6 (@) 101.1001 (©, 10011011001.10110 1.3. Utilizando 6 bits, muestre a secuencia de conteo binario de 000000. 111111 1-4, (Hasta que niimero miximo podemos contar con 10 bits? : 15. :Cuintos bits se necestan para contar hasta 511? SECCION 1-6 116, Suponga que se van a trasmitir los valores enteros desimales de 0 2 15, (@) :Cointas Iineas 2 necesitarin si se utiliza la representacion en paralelo? (b), ;Cuintas se necestarin si se emplea la representacién en serie? RESPUESTAS A LAS PREGUNTAS DE REPASO ‘SECCION 1-1 1. Las cantidades analépicas pueden tener valor sobre uu intervalo cont- ‘20; as digitalessblo tienen valores dis- cretos. SECCION 1-2 1. Mis fciles de dear; mayor facilidad para almacenar la informacién: mayor ‘exactitad y precsiGn; programables; afee- ‘tadas en forma minima por el ruido; ma- yor grado de integracién. 2. Las cantidades fisicas del mando real son amalogicas. SECCION 1-3 1. 1074 2. 11000, 3. 4095, ‘CAMTULO 1 / CONCEFTOS INTRODUCTORIOS SS SECCION 1-5 1. Falso 2 Sisiempre quelos dos ‘voltae de entrada se encuentren del mismo rango de nivel lopico 3. Lorico SECCION 1-6 1. La rasmisign puralela es nis spi la tasmisibe serial lo requiere wna lines de sefal. SECCION 1-8 1, Alaquctiene memoria cambiarh st salida y permenecerd cambiando como respuesta a un cambio momentineo en ls sebal de cotrada. 2 Entrada, sala, ‘memoria, unidad aritmética/logica, unidad decontcl. 3, Microcomputadora, ‘minicomputadora, maxicomputadora (sistema grande de cémpuio o mainframe) 2 2 2 2 2 2Sistemas numéricos y codigos TEMARIO Chdigo B 26, Chmo integra los distinsos elemen-OBJETIVOS Al concluir este capitulo, el lector estard capacitado para ‘= Emplear dos métodos diferentes para llevar a cabo conversiones de decimal a binario. 1& Mencionar varias ventajas de los sistemas de numeracign octal y decimal 1 Efectuar conversiones de los sistemas de numeracién octal o hexadecimal « los sitters cde numeracién binario o decimal ‘= Expresar niimeros decimales mediante el cbdigo BCD. = Comprender la diferencia entre el cbdigo BCD y el binario directo. h ‘= Mencionar las principales diferencias entre el cédigo Gray y el binario, ‘= Comprender la necesidad de usar cédigo alfanuméricos, en especial el eddigo ASCIL ‘= Describir el método de paridad para la deteccién de exrores. = Determinar la paridad (par o impar) de un dato digital INTRODUCCION i Hi sistema de numeracién binario es el mis importante en los sistemas digitales, pero hay ‘otros que también fo son. La importancia del sistema decimal radica en que se utiliza wniver- ‘salmente para representar cantidades fuera de un sistema digital. Ello significa que habré situa- ones en las cuales los valores decimales tengan que convertrse en valores binarios antes de {que se introduzcan en el sistema digital. For ejemplo, cuando se presiona wn aiimero decimal ‘en.unacalculadora porsktil (o una computadora), los circaitos que estin dentro del dispositivo convierten el niimero decimal en un valor binario. ‘De igual manera, habré situaciones en que los valores binarios de las salidas de un circui- to digital tengan que convertirse a valores decimales para presentarse al mundo exterior. Por cjemplo, una ealcaladora (0 computadors) utiliza nimeros binaios para calcular respuestas a tun problema, luege los convierte a un valor decimal antes de mostrarlos ea la pantalla. ‘Ademis del binario y el decimal, otros dos sistemas de aumeracién encuentran amplias aplicaciones en los sistemas digitales. Los sistemas octal (base §) y hexadecimal (base 16) se usan ‘con la misma findlidad: ofrecer un eficaz medio de representacién de niimeros binarios gran- des. Como veremos, ambos sistemas numéricos tienen la ventaja de que pueden convertirse facilmente al y del binario.En ua sistema digital, se pueden utilizar tres o cuatro de estos sistemas de numeracién all . mismo tiempo, de modo que un entendimiento de la operacién del sistema requiere la facul- . tad de convertir den sistema numérico a otro. Este capitulo mostrark al lector obmo realizar ‘tas conversiones. Aunque algunas no se usarin de inmediato en nuestro estudio de los sste- mas digitales, se necesitarin cuando comencemos a estudiar los microprocetadores. | Ente capitulo presentars, atimismo, algunos de los eddigos binarios que se utilizan para representar diversos tipos de informacién. Estos eSdigos binarios usar 1 y 0, pero en une | forma que difiere un tanto del sistema numérico binario. 2-1 CONVERSIONES DE BINARIO A DECIMAL ‘Como vimos en el capitulo 1, el sistema de numeracién binario es un sistema posicional donde cada digito binario (bit) tiene un valor basado en su posicibn relativa al LSB. Cualquier snimero binario puede convertirsea su equivalente decimal, simplemente sumando en el ni ‘mero binario las diversas posiciones que contenga un 1, Para ilustrarlo anterior consideremos | el siguiente ejemplo: | Uae a. Ginario) MaDe Ore Pa l64 84241 =77,, (decimal) Ahora daremos otro ejemplo con un aiimero mayor de bits: dod; date eitadaed t= P+ Oe P+ 2404240 +2! = iB, Nétese que el procedimiento consiste en determinar los valores (es decir, las potencias de 2) de cada posicién de bit que contenga ua 1 y luego sumarlos. Nécese también que el MSB tiene un valor de 2’ a pesar de que es el octavo bit; esto se debe a que el LSB es dl primer bit y tiene un valor de 2. PREGUNTAS DE REPASO 1. Conyierta 100011011011, a su equivalente decimal. 2. (Cull es el valor det MSB de un niimero de 16 bits? 2-2 CONVERSIONES DE DECIMAL A BINARIO Existen dos maneras de convertir un mmero decimal entero a su representacién equivalente en d sistema binario. El primer método es inverso al proceso descrito en la secci6n 2-1. El nimero decimal se expresa simplemente como tuna suma de potencias de2 y luego los unos y los ceros se escriben en las posiciones adecuadas de los bits. Para ilustrar lo anterior, conside- remos el siguiente ejemplo: ya OH4+ LA PFO4 PEP 4 04D crore eee Obsérvese que se coloca un 0 en las posiciones 2! y 24, ya que todas las posiciones deben ‘tomarse en cuenta. A continuacién se muestra otro ejemplo: Toy = 8+ 8+ 4— 2404042424040 B80 8 4) OO SBCCION2.2/ CONVERSIONES DE DECAL ABRIANO 211 Sn22 Divisin repetida Ouro mérodo emplea la divisin repetida por 2 La conversién, que se lustra a continuacibn para 25,» requiere dividi repetidamente el niimero decimal entre 2 y {ue se ecriban los residace después de cada divisin hasta que se obtenga un cociente de 0. ‘Nétese que el resultado binario se obtiene al escribir el primer residuo como el LSB y el ‘timo como el MSB. x : 25 Hp + residuo de zo + residuo deo ——— = } + residue de 1— = 0% residuo det — MSB | Bor 1A 0 0.4, Figura 21 Diagrams de fsjo par el todo de divisin fepetda de conversion de enteror de decimal a bisario. Se puede uilizar d mismo proces para convertirun eatero de mala eudlguiee otro sitema mimics Faccolar los R onal dmere tana Seseaco tebe deme Reoo Men ‘CAPITULO 2/SSTEMAS NUMERICOS ¥ CODIGOSEste proceso que se presenta en forma de diagrama de flujo de a figura 2-1, también se\puede cemplear para convertir de deciral 2 cualquier otro sistema numérico. Si se utiliza una calculadora para efectuar ls divisiones entre 2, los residuos se pueden determinar al observar si el cociente tiene parte fraccionaria © no. Por ejemplo, la calculadora produciria 25/2 = 125. E15 indica que hay un residuo de 1. Asimismo, la caleuladora nos daria 12/2 = 60, que indica un residuo de 0. A continuaci6n se muestra otto ejemplo tal y como $e obtendria utilizando una ealculadors. Zn 485 —+ residuode1 (LSB) B-90 o 2-45 4-20 — ° Z-19 — 0 $-03 — 1 (MSB) Por tanto, 37,, = 100101, PREGUNTAS DE REPASO 1. Converts $3,,a binario empleando ambos métodos. 2. Convierta 729,, a binario empleando ambos métodos. Compruche su respuesta con- vimiendo de nuevo a decimal 2-3 SISTEMA DE NUMERACION OCTAL El sistema de numeracin octal es muy importante en el trabajo que se realiza en una compu- tadora digital. Este tiene una base de ocho, lo cual significa que tiene ocho posibles digitos: 0, 4, 23,4, 3, 6y 7. Ast, cada digito de un aiimero octal puede tener cualquier valor del O al 7! Las posiciones de los digitos en un sistema octal tienen los siguientes valores: felele le le le Lele rer aE Conversién de octal a decimal Por tamo, un niimero octal puede com mente a su equivalente dec ejemplo, irse ficil al multiplicando cada digito octal por su valor posicional, Por 372, = 3x B) +7 (8) FZ) 33x644 7x84 201 = 250, SBCCON2.2 SISTEMA DE NUMERACIONOcrAL 23.Consideremos otro ejemplo: 246, = 2x (8) + 4x (8) + 6x (8) =2075,, Conversién de decimal a octal Un entero decimal se puede convertir a octal con et mismo método de divisin repetida que se usé en la conversién de decimal a binario, pero.con un factor de divisién de 8 en lugar de 2. A continuacién se muestra un ejemplo de esto, 2p wio de? to 3 33-44 residue det A= 04+ residuo de 4. ’ 26,.= 412, [Nitese que el primer residuo se transforma en el digito menos significative (LSD) del ntimero ‘octal y el timo residuo se convierte en el digito més sigificativo (MSD). Si se emplea una calculadora para realizar las divisiones del proceso anterior, el resultado incluird una fraccién decimal en lugar de un residuo. Sin embargo el residuo puede obtenerse muhiplicando la fraccién decimal por 8. Por ejemplo, 266/8 produce 33.25. El residuo se con- verte en 0.25 X 8= 2. En forma similar, 33/8 dar como resultado 4.125-y. 41 residuo'se wansforma en 0.1258 = 1 Conversién de oetal a binario 12 ventaja principal del sistema de numeracién octal cs la facilidad con que se puede realizar la conversién entre nsimeros binarios y octales. La conversion de octal « binario se lleva a cabo convirtiendo cade digito octal en su equivalente biinario de 3 bits. Los ocho dgitot posibles se convierten como se indica en la tabla 2.1 Por medio de estat conversiones, cualquier niimero octal se converte a binario, convit- tiéndolo de manera individual. Por eemplo, podemos convertir 472, a binario de la siguiente feo Fe 8 Pena. 100111, 910 Por tanto, el niimero octal 472 es equivalente a binario 100111010. Para dar otro ejemplo, consideremos convertir el asimero 5431, binario: Bigs a2 0. ohay bess 101-100-011" 001 Por tanto, 5431, = 101100011001, Tabla 24 Digito Octal Equivalentebinario | 000 OOL 01011100 tL, AD der ge tee go hubs aie >) 7 ‘CAPITULO 2, SISTEMAS NUMERICOS Y CODIGOSConversién de binario a octal _Laconversién de enteros bnarios a octales es simple mente la operacién inversa del proceso anterior. Los bits del auimero binario se agrupan en conjantos de tres comenzando por el LSB. Luego, cada grupo se convierte a su equivalente octal (abla 21). Parailustrarlo, consideremos la conversién de 100111010, a octal. ec t 7 v Alfgunias vetes el ikimero binario no tendrd grupos pares de 3 bits. En esds casts, podemos agregar uno 0 dos ceros 2 la izquierda del MSB del nimero binario a fin de completar ol titimo grupo. Esto se ilustra a continuacién para el atimero binario 11010110 Gute ot 9-119) L L 4 3 2 6, Nétese que se colocé un Oa la izquierda del MSB para producie grupos pares de 3 bits. Conteo en octal El digito octal mayor es 7, asi que cuindo se cuenta en octal, se incrementa un digito hacia arriba de 0 a7..Una ver que llega al 7, se regresa a0 en el siguiente conteo y ocasiona que se incremente el digito de la izquierda. Esto se ilustra en las siguientes secuencias de conteo octal: (1) 65, 66, 67, 70,71; (2) 275, 276, 277, 300 Con N digitos octales podemos contar de 0 4 8° ~ 1, lo que da un total de 8° diferentes conteos. Por ejemplo, con tres digitos octales podemos contar de 000, a 777, que da ua total de # ~ 512, diferentes ntimeros octales. Utilidad del sistema octal 1 faciidad con que pueden hacerse conversiones entre dl sistema octal y el binario hace que el sistema octal sea atractivo como un medio “taquigrafico” de expresién de mimeros binarios grandes. En computacié, son comunes os nimeros binarios on 64 bits. Estos, como veremos, no siempre representan una cantidad numérica, sino que a menudo son cierto tipo de cbdigo que conlleva informacibn no numérica. En las computadoras, los aimeros binaries podrlan represencar (1) datos numéricos reales; (2) mimeros corres- pondientet a uaa localidad (direcciba) en la memoria; (3) un (retroceso de carro) Y (cambio de linea). La tabla 2:5 contiene una lista parcial de ‘codigos ASCII. Ademas del cidigo binario para cada simbolo, la tabla también proporciona ‘sus equivalentes en octal y en hexadecimal. EJEMPLO 2-8 EXEMPLO 278 El siguiente es un mensaje codifcado en ASCIL. «Cuil es el mensaje? 1001000 19c0101. 1091100 1010000 Solucién Primero se convierte cada chdigo de 7 bite en su equivalente hexadecimal. Los resultados son. 4845 4C 50 ‘Ahora localce en la tabla 2-5 estos valores hexadecimales y determine el simbolo que repre senta cada tno. Los resultados son: HELP (ayuda) we a Eee See El cédigo ASCII se emplea pars teansfrir informacién alfanumérica entre una compu- tadora y dispositivos de entrada/silida como terminales 0 impresoras. Una computadors tam bién lo emplea internamente para guardar la informacién que el operader proporciona me- diante el tedlado. El siguiente ejemplo ilustea lo anterior. 34. cartruvoa/sisreuasNuaéaicos v CODIGOSTabla 2-5 Lista parcial del cédigo ASCUL A W000 iok at ¥ iort0or 3k 39 Boon. sma 2 40110104325 Cc lwo 1m «8 ° 11.0000 06030 | Daoism 4 1 11.0001 ost E polo, 105! as 2 orton 06282 F tg00tt0 nee > o110011- 0683 G toon iy ‘ O11 0100 ee 84 H 1100 Da 5 ouoie 06538 ; 1 toos00r a ‘ O11 0110666 : J 1010102 4a 7 oot 06737 ; Kitna 8 2111000 a7 38 Lo joptio ie 4 9 ontot ons : M tworm ons blank 910000 wo ; N 000110 one ae 2 1011100562 f+ 2 Oto oT aR. ( 101000 0502 P 1080000). 120.50 + o101011. 053. 2B Q io it 5 100100 04624 Rio azz 2k * 01010100522, ; S rotoomt, ms ) tro100r ost 29 T 10001091254 . aiotiel 055 2D : u rOroioh 1288S / o1oitis = 057 aF 3 V sotto 18 6 : 101100 0842 : Ww toot, ar ae é outiot es 3D , X toto = 130. S8_—«| omptict ons. ¢ SLINEFEED> 0691010 012A i EyEMPLO 2-9 Un operador ess excribiendo un programa ca BASICen cl teclade de certa microcomputadora Eats convierte Ia pulsacién de cada tecla en su cédigo ASCIy lo guarda en la memoria. Determine los céigos que serin colocados en la memoria cuando el operador tecle Ia si- suienteinstruccién en BASIC coTo2s Solucion El primer paso conse en localiza cada sizabolo (incluido el espacio en blance) en la tabla 2-5 y anotar su 2bdigo ASCIL : G 109011 © soon T. 1010100 F © won : (espacio) 0100000 2—o110010 5 o110101 sEceiOw34/COIGOs ALFANUMERICOS «35PREGUNTAS DE REPASO. 2-9 __METODO DE PARIDAD PARA LA DETECCION DE ERRORES: La operacién mis frecuente realizada por los sistemas digitales es el movimiento de datos y ccbdigos binarios de una localidad a otra, He aqui algunos ejemplos de esta operacién: ‘© TrasmisiOn de una vor digitalizada sobre un enlace de microondas. {© El almacenamiento y la recuperacién de datos de los dispositivos externos de memoria, ‘como cintas y discos magnéticos. = La trasmisiOn de informacién de una computadora a una terminal remota v otracompu- tadora. Sin importar qué tipo de informacién se trasmite de un dispositivo (trasmisor) a otro (receptor), existe siempre la posibilidad de que se presenten errores qué le impidan al receptor recibir la misma informaciéa que envié el trasmisor. La causa més importante de errores es la trasmisin de ruido eléctrico, que consiste en las fluctuaciones de voltaje 0 corriente, que siempre estin presentes, en distintos grados, en todos los sistemas electrénicos. La figura 2-2 ¢s ‘una ilustracién sencilla de un tipo de error ea la trasmision. Eltrasmisor envia por una linea una efal digital serial, relativamente libre de ruido. Sin embargo, en el momento en que la seal llega al receptor, ésta contiene cierto grado'de ruido superpuesto a Is sefial original. En ocasiones, el ruido tiene una magnitud suficieate para alterar cl nivel légico de Ia seial-en algiin puato x. Cuando esto ocurre, el receptor puede interpretar en forma incorrectael nivel logico de exe bit c6mo 1, que no es lo que el trasmisor envié. La mayor parce del equipo digital modemo ests disefado para estar relativamente libre de error, y la probabilidad de que ocurran errores como el mostrado en la figura 22 es muy baja. Sin embargo, debe mencionarse que los sistemas digitales a menudo trasmiten miles, incluso millones, de bits por segundo, por lo que, incluso una tasa muy pequefia de ocurren- cia, si puede provocar algiin molesto error ocasional, si no es que hasta desastroso. Por esta raz6n, muchos sistemas digitales emplean algiin método para detectar (y en ocasiones corre- Bir) errores. Uno de los esquemas més sencillos y de mayor uso para la deteccién de errores es el método de la paridad. Fgura 22. Fjanpo deo se provctin error en tain de dies dies Teasmigor Lp 2. >| eentorElbit de paridad Un bit deparidad es un bit extra que se agrega a un grupo de cédigo ; | Que se transfere de una localidad a otra El bit de paridad es un 0 o ua 1, segiinel niimero de ‘unos que hayaen el grupo de cédigo. Para esto se emplean dos métodos diferentes. | En el método de parided par, el valor del bit de paridad se escoge de manera que el ‘imero total de unos en el grupo de cbigo (inchuido el bit de paridad) sea un niimero per. Por sjemplo, supdngase que el grupo de cédigo es 1000011. Este es el carkcter C en ASCII El ‘grupo de cbdigo tiene tres unos. Por tanto, sumaremos un bit de paridad 1 para hacer que el niimero total de unos sea un nilmero par. El nuevo grupo de codigo, que incluye el bit de paridad, se convierte de este modo en Wiooco11 bir de paridad agregado” Siel grupo de cSdigo contiene un niimero par de unos, al bit de paridad se le asigna un valor de . Por ejemplo, siel grupo de cédigo fuera 1000001 (el cédigo ASCH para “A”), el bit de paridad asignado seria 0; si que nuevo cédigo, incluyendo al bit de paridad, seria 1000001. El método de paridad imper se utiliza exactamente en la misma forma, excepto que se y cexcoge el bit de paridad para que el niimero total de unos (incluyendo al bit de paridd) sean - snimero imper. Por ejemplo, para el cédigo de grupo 1000001, el bit de paridad asignado seria uua.1, Para el grupo de eédigo 1000011, el bit de paridad seria un 0. Sin importar si se utiliza la paridad par ola impar, el bit de paridad se convierte en una parte real de la palabra del cédigo. Por ejemplo, la adicién de un bit de paridad al cédigo ASCII de 7 bits produce un cédigo de & bits. Asi al bit de paridad se le trata igual que a 4 ‘cualquier otro bit del cbdigo. El bit de paridad se emplea para detectar cualquier error en un solo bit que ocurra duran- ‘ela trasmisién de un cédigo de una localidad a otra (por ejemplo, de una computadora a una terminal). Asi, supongamos que el caricter “A” se estétrasmitiendo y se emplea paridad im- par. El cbdigo trasmitido seria: H1000001 Cuando cl circuito receptor capte este codigo, verificark que el ebdigo contengs un numero . impar de unos (incluyendo al bit de paridad). ies as, el receptor supondri que el cbdigo se ha recibido adecuadamente. Ahora bien, supongamos que debido 2 algtin ruido 0 mal funcions- mienco el receptor en realidad recibe el siguiente c6digo, 11000000 El receptor notard que este cidigo tiene un niimero par de uncs. Esto le indica al receptor que debe haber un error en el cédigo, ya que presumiblemente el trasmisor y el receptor han scordado utilizar la paridad impar. Sin embargo, no hay forma de que el receptor pueda indicar cuil bit contiene el error, ya que no sabe qué cédigo se supone que es. f Debe aclararse que este método de paridad no funcionaria si dos bits contuvieran algiin . cetror, ya que dos errores no cambiarlan la condici6n de “impar” o “par” del ntimero de unos que hay en el cédigo. En la préctica, el método de paridad se emplea sélo en situaciones donde laprobabilidad de que se cometa un solo error es muy baja y la probabilided de errores dobles es esencialmente nula. Cuando se emplea el método de paridad, el trasmisor y el receptor deben ponerse de acuerdo con anticipacién, sobre el tipo de paridad que se utiizari, par o impar. Novexiste ninguna ventaja dena sobre la otra, aunque parece que la que mis se emples es la paridad par. El trasmisor debe colocar un bit apropiado en cada unidad de informacién que trasmite. Por cjemplo, si el trasmisor se encuentra enviando datos codificados en ASCII, debe adjuntar un * Elbit depardad se puede colocar al inal dea palabra del cig, peo por lo generals coloca al inguird del Mss. SUCCION 29 / METODO DEPARIDAD FARA LA DETECCIONDEENRORES | 3Tbit de paridad para cada grupo ASCI] de sete bits. Cuando el receptor examia los datos que hha recdbido del trasmisor, verifica cada grupo del cbdigo para determinar que el ndimero total dde unos (incluido el bit de paridad) sea consistente con el tipo de paridad acordada Este proceso recibe cl nombre de verificacién dela paridad de los datos. En caso de que detece un trror, el receptor puede enviar un mensaje al trasmisorsolicitindole que vuclva a trasmitir el ‘imo conjunto de datos. El procedimiento exacto que s¢ sigue cuando se detecta un error depende del disefto particular del sistema. EJEMPLO o Un trismisor envia a un receptor datos. codificados en -ASCII con wun bit de paridad par. Mueetre los cddigos que el trasmisor enviar’ cuando trasmita el mensaje "HELLO" (HOLA). . Solucién Primero busque los cédigos ASCII de todos los earacteres que conforman el mensaje. Det- puls, para cada cédigo, cuente el niimero de unos. Si este mimero es par, agregue un cero Como el MSB. Sies impar, agregue un uno. Todos los cédigos de 8 bits tendrdn un nimero par ‘de unos (incluyendo el bit de paridad). bits unidos que acaban ea aimero par H.. 0 1001000 EB 11000101 L 1 1001100 Ll 1. 1001100 . Or 1001111 ; Sear qeccacenune agin -smerpiqeaiinenenibiciaenennre ine a rveret opetestieere tc aaaiaaas tuna de y 3-6 _DESCRIPCION ALGEBRAICA DE CIRCUITOS LOGICOS Cualquier circuito légico, sin importar quetan complejo ses, puede describirse completamen- ‘te mediante las operaciones que se definieron anteriormente, ya que los cireuitos de las com- puertas OR, AND y NOT son los elementos biisicos de los sistemas digitales. Por ejemplo, Considere el circuito de la figura 3-12. Este circuito tiene tres entradas A, B y C-y una sola ‘salida, x. Al utilizar la expresin booleana para cada compuerta, podemos determinar con facilidad la expresion para la salida La expresién para la salida de la compuerta AND se escribe A - B. Esta salida AND se conecta como entrada a la compuerta OR junto con C, otra entrada. La compuerta OR opera ‘con sus entradas de forma tal que-su salida sea la suma OR de las entradas. Asi, podemos cexpresar la salida OR como x = A «B+ C. (Esta expresi6n final podria escribirse mejor como x = C+ A-B, ya que no importa qué término de la sama OR se eseriba primero). ‘Ea ocationes, puede existir confusién con respecto de cuil operacion se efectéa prime- ro. La expresibn A B+ Cse puede interpretar de dos formas distintas: (1) A ~B se opera con ‘OR con C, obicn (2) A se opera con AND con el término B + C: Para evitar esta confusién, se emtenderd que si una expresién contiene las operaciones AND y OR, las operaciones AND Figura $-12 Circuito légico con su expresiéa booleana. * B se K=A:BHC SECCION 34 / DESCRIPCION ALGEBRAICA DE CIRCUTTOSLOcicos 57* Asa 8 xe (A+ BC c+ Figura 3-13 Circuito lgico cuya expresién requicre partaress A xeA+B A A+B B 8 naar’ (a) ir Figura 3-14 Circuitos que utilizan INVERSORES. se efectuian primero, a menos que haya peréntesisen la expresién, en cuyo caso, la operacién dentro del paréntesis se realizard primero. Esta es la misma regla que se emplea en el dlgebra : cordinaria para determinar el orden de las operaciones. Para ilustrarlo més ampliamente, consideremos al circuito de la figura 3-13. La expre- sién para la salida de la compuerta OR es simplemente A + B. Esta salida sirve como entrada en la compuerta AND junto con otra entrads, C. De este modo expresamos la salida de la compuerta AND coms x = (A + )~C. Observe el uso del paréntesis aqui para indicar que A y Bée optran con OR primero, antes de que su suma OR realice la operacién AND con C. Sin los paréntesis esta expresiOn se interpretaria incorrectamente, ya que A + B+ Csignifica que A se opera con OR con el producto B- C Cireuitos que contienen INVERSOR Siempre que un INVERSOR se encuentra pre sente en un diagrama de circuitos Iogicos, su expresién de salida es simplemente igual a la expresién de entrada con una barra sobre ella. La figura 3-14 da dos ejemplos utilizando INVERSORES. En la figura 3.14(2) la entrada se slimenta a través de un INVERSOR, cuya salida es A. Lasalida del INVERSOR se alimenta a una compuerta OR junto con B, de modo ‘que la salida OR sea igual a A + B, Note quela barrasélo esté encima de A, lo cual indica que A se invierte primero y luego se hace la operacién con OR con B. i En la figura 3-140) la salida de la compuerta OR es igual 2 A + By se alimenta a través cde un INVERSOR. La salida del INVERSOR es por consiguiente igual « (A+ B), ya que invierte la expresion de entrada compleua. Note que la barra cubre toda la expresién (A + 8). Esto es importante debido a que, como se demostrari més adelante, las expresiones (A + B) y (A + B) no son equivalentes. La expresin (A + B) significa que A se opera con OR con B y luego su suma OR se invierte, mientras que la expresién (A + B) indica que A y B se invierten y los resultados de ambos se operan con OR. La figura 3-15 muestra dos ejemplos mis que deben estudiarse con detenimiento. Note ‘especialmente el uso de dos conjuntos individuales de paréntesis en la figura 3-15(b). Observe asimismo en la figura 3-15(a) que la variable A se conecta como entrada a dos diferentes com Puertas 58 CAPETULO 3/ COMPUERTAS LOGICAS Y ALGEBRA ROOLEANA a a(A+ BIC (A+ BC 1 age halla ad x= ID +(A+ BICI+E Figura 3-15 Mis gjemplos. PREGUNTA DE REPASO 1. En la figura 3-15(a) cambie cada compuerta AND por una compuerta OR y cambie la ‘compuerta OR por tna AND. Luego escriba la expresién para la salida x. 3-7 EVALUACION DE LAS SALIDAS DELOS CIRCUITOS LOGICOS {Una vez.que se obtiene la expresién booleana para la salida de un circuito, l nivel ligico de la salida se puede determinar para cualquier valor de las entradas del circuito. Por ejemplo, suponga que deseamos conocer el nivel l6gico de la salida x para el circuito de la figura -15(a) en el caso donde A = 0, B= 1, C= 1y D = 1.Como sucede en el algebra ordinaria el valor de -xse puede determinar sustituyendo los valores de las variables en la expresién y efectuando las operaciones que se indican de la siguiente manera: x = ABC(A +D) = 5-1-1490) -i-t-1-@r2) era @) 1ea-4-0 ° SECCION 37 / EVALUACION DE LASSALIDAS DE Loscuccurrosiécicos 59‘También como ejemplo evaluemos la slida del circuito de la figura 3-15(b) para A = 0,8 ~ 0,.C=1,D=1yE=1. (D+ @+ Be] -£ -0+@+0-0-1 -+0-g-1 =+0-1 -f+n-1 <1 <1 En general, siempre deben seguirse los siguientes lineamicatos cuando se evaliia una expre- sién booleana: 1. Primero, realice todas las inversiones de términos simples; es decir 0 = 1 obien i = 2. Luego efectée todas las operaciones dentro de los paréntesis. 3. Electée una operacién AND antes de una OR a menos que los paréntesis indiquen lo 4. Si una expresién tiene una barra sobre ella, efectie las operaciones de la expresién Primero y luego invierta el resultado. Para practicar, determine la salida de los dos circuitos de la figura 3-15 en el caso de que todas las entradas sean 1, Las respuestas son x = 0 y x = 1, respectivamente. Determinacién del nivel de salida a partir de un diagrama ‘También se pide determinar en forma directa el nivel légico de salids para los niveles de entrada dados, 2 partir de un diagrama de circuito, sin usar la expresién booleana. Los técnicos lo hacen fre: cuentemente durante la deteccién de falls o el andlisis de un sistema légico, ya que también les indica cudl de todas las salidas de la compuerta supuestamente es la salida final. Para ilustrar esto, el circuito de la figura 3-15 (3) se vuelve a presentar en la figura 3-16 con los niveles de entrada A = 0,8 = 1,C=1yD- 1. El procedimiento comienza desde las ‘entradas y sigue a través de cada INVERSOR y compuerta, expresando cada una de sus sali- das en el proceso hasta que se llegue al resultado final. En la figura 3-16, la compuerta AND tiene las cres entradas en el nivel 1 debido a que el INVERSOR cambia la expresibn A = 0 por 1. Esto produce un 1en la salida AND. yaque 1-1-1 = 1, La compuerta OR tiene entradas de 1 y 0, lo cual produce una salida 1 Puesto que 1 + 0m 1, Este Ise invierte a0 y se aplica a la compuerta AND 2 junto con el 1 dde a primera salida AND. Las entradas 0 y 1 en la compuerta AND 2 producen una salida de 0, debido a que 0-1 = 0. Figura 3-16 Decerminacion del nivel de saida del diagrama del circuit. ' o@> ° ge) 60 caPtuLo3/ COMPUERTASLOGICASY ALGERRA BOOLEANAEjEMPLO 3-6 ‘Determine lasalida del circuito de la figura 3-16 para el caso en que todas las entradas estin en BAJO. | Solucién ConA = B= C= D = 0, lasalida de la compverta AND 1 estari en BAJO. Este estado BAJO | coloca también la entrada de la compuerta AND 2 en BAJO, lo que produce de manera ‘utomética x ~ 0, sinimportar cudles sean los niveles lbgicos cn los demés puntos del circuit. Este ejemplo sefiala que no siempre es necesario determinar el nivel légico en todos los puntos del circuito para obtener el nivel de la salida. so 1. Utilice la expresién para xa fin de deverminar la salida. ‘dada las condiciones A = 0,8 = 1,C=1yD = 0. 2. Use la expresién para x a fin de determinar la salida del paralas condiciones A = B= E= 1,C=D=0. © 43. Determine las respuestas de ls 11 y2 obteniendo los niveles gicos presen- tes en cada entrada y salida de Ia eo ‘como se hizo en la figura 3-16. en la figura 3-15(0) de la figura 3-15(b) PREGUNTAS DE RB. 3-8 _ IMPLANTACION DE CIRCUITOS A PARTIR DE EXPRESIONES BOOLEANAS: Si la operacién de un circuito se define por medio de una expresi6n booleana, se puede im- plantar directamente un diagrama de circuito ligico a partir de esa expresién. Por ejemplo, si necesitéramos un circuito que se definiera por x ~.A “BC, inmediatamente sabriamos que todo lo que se requeria era una compuerta AND de tres entradas. $i necesitéramos un circui- to quesedefiniera por x = A + B empleariamos una compuerta OR de dos entradas con un INVERSOR en una de las entradas. El mismo razonamiento que se aplica en estos casos aislados se puede aplicar también a circuitos mis complejos. Suponga que deseamos construir un circuito euya salida es y= AC + BC + ABC. Esta expresién booleana contiene tres términos (AC, BC, ABC), los cuales se operan todos con OR. Esto nos indica que se requiere una compuerta OR detres entradas que sean iguales a AC, BG.y ABCrespectivamente, Esto se lustra en a figura 3-17(3), donde se traza una compuerta OR de tres entradas rotuladas como AC, BC y ABC. Cada entrada de la compuerta ORes tin término del producto AND, lo que significa 7 que se puede usar una compuerta AND con entradas adecuadas para generar cada término. Esto se muestra en la figura 3-17(b), que es el didgrama final del cireuito. Note e! uso de INVERSORES para producir los términos A y © que se requieren en la expresién Este mismo enfoque general siempre se puede seguir, aunque veremos que existen algu- nas técnicas mis eficientes, Sin embargo, por abora se utilizard este método directo para mini- mizar los aspectos nuevos que tengan que apreaderse. “SECCION 3.4 /IMPLANTACION DE CIROUITOS A PARTIR DE EXPRESIONES BOOLEANAS ©@ AC + BC + Aac Figura 3-17 Conseraccién de un cicuito égico « partir de usa cxpresiém booleana, EJEMPLO 3-7 } Dibuje el diagrama del circuito que implementa la expresin x = AB + BC. ! Solucién } Esta expresién indica que los términos AB y BC son entradas de una compuerta OR y cada uno de estos términos es generado a partir de una compuerta AND separada. El resultado se i muestra en la figura 3-18. co —__] Figura 3-18 Ejemplo 37, G2 caPtruLO3/ COMPUERTASLOGICAS Y ALGEBRA SOOLEANAPREGUNTAS DE REPASO Dibuje f diagrama del circuito que implementa la expresién x = ABO(A + D) em- pleando compuertas con no mis de tres entradas. 2. Dibbuje el diagrama del circuito pare la expresion y = AC + BC + ABC. 3-9 _ COMPUERTAS NOR Y NAND. Otros dos tipos de compuertas légicas, NOR y NAND, se utilizan extensamente en los cir cuiton digitales. Estas compuertas combinan las operaciones basicas AND, OR y NOT, las cuales faclitaa su descripciSn mediante las operaciones de lgebra booleana que se aprendie- ron anteriormente. Compuerta NOR Ea la figura3-19(a) se mucstra el simbolo de una compuerta NOR de ddos entradas, Es igual al simbolo dela compuerta OR excepto que tiene un circulo pequefio en Ia slida, que representa la operacién de inversién. De este modo, la compuerta NOR opera como una compuerta OR seguida de un INVERSOR, de manera que los circuitos de lafigars 3-194) y (b) son equivalentes y la expresidn de salida para la compuerta NOR esx = A + 8. ‘Li tabla de verdad de Ia figura 3-19(@) muestra que la salida de la compuerta NOR es el inverse de la salida dela compuerta OR en todas las posibles condiciones de entrada. Mientras a xeAe 8 Lg apy o A 0 0 1 1 Figura 3.49) Simbolo NOR; (b) cicuito equi valente; (2) abla de verdad. SECCION 3-9 / COMPUERTAS NOR Y NANDue la salida de una compuerta OR se torna ALTA cuando cualquier entrada e¢ ALTA, la salida de la compuerta NOR pasa a BAJA cuando cualquier entrada es ALTA. Esta misma operacién se puede aplicar a las compuertas NOR con més de dos entradae. EJEMPLO 3-8 Determine a forma de onda en la salida de una compuerta NOR para las ondas de entrada que se muestran en la figura 320. 1 § 8 iu i Es ee) ae | Figura 3-20 Ejemplo 34. Solucién Existen varias maneras de determinar la onda de salida de la compuerta NOR. Una de ellas consiste primero en obtener la onda de salids de OR y luego invertila (cambiar todos los luis por ceros y vicevesa). Otra forma hace uso del hecho de quel aida de una compucrea NOK seri ALTA sélo cuando todas las entradas sean BAJAS. Asi, uno puede examinar las f ondas de entrada, hallar aquellos intervalos donde todas sean BAJASy hacer que la salida de la compuerta NOR sea ALTA en esos intervalos. La silida de la compuerta NOR serd BAJA en todos los otros intervalos de tiempo. La onda de salidaresultante se muestra en la figura, EJEMPLO 3-9 | — Determine la expresién booleana pars uaa compuerta NOR de tres entradas seguida de un INVERSOR. Solucién Consulte lafigura 321, donde se muestra el diagrama de circuito. La expresién en la sada de 1h compuerta NOR es (4+ B + C), que luego se alimenta a ravés de un INVERSOR para producir {a presencia de los signos de inversién dobles indica que la cantidad (A + B + ©) ha sido invertida en dos ocasiones. Debe estar claro que esto simplemente produce la siguiente expre. sién (A + B+ C) sin ninguna alteraci6n. Es decir, ‘ x= (A+B +O) =A BHC Siempre que dos barras de inversién estén sobre la misma variable o can con otra, como en el ejemplo anterior. Sin embargo en casos como G4 captrut0s/ comPUERTASLOGICASY ALGEBRA BOOLEANA} inversin no se cancelan. Esto se debe a que las barras de inversiéa de menor tamaiio invierten las variables singulares A y B, respectivamente, en tanto que la barra de mayor tamaiio invier- te lacantidad (A + B). Asi, A+ B # A +B En forma aniloga, AB # AB. Figura 5-21 Ejemplo 39. Compuerta NAND. En a figura 3-22() se muestra el simbolo correspondiente a una com- puerta NAND de dos entradas. Es el mismo que el de la compuerta AND, excepto por el pequefo circulo en su salida. Una vez més, este circulo denota la operacién de inversi6n. De este modo, la compuerta NAND opera igual que la AND seguida de un INVERSOR, de ‘manera que los circuitos de l figura 3-22(a) y (b) son equivalentes y la expresién de salidade la compuerta NAND es x = AB- ‘La tabla de verdad de la figura 3-22(c) muestra que la salida dela compuerta NAND esa inversa exacta de la compuerta AND en todas las posibles condiciones de entrada, La salida “ AND se vuelve ALTA solo cuando todas las entradas son ALTAS, en tanto que la salida de NAND se vuelve BAJA s6lo cuando todas las entradas son ALTAS. Esta misma caracteristica se aplica en las compuertas NAND que tienen mas de dos entradas, a x- pean era i ) aa a A AB 1B : C) Figura 322 (a) Simbolo NAND; () circuto equivalente; () tabla de verdad EyempPto 3-10 Determine la formade onda de salida de una compuerta NAND que tiene las entradas que se muestran en la figura 3-23. Solucion La salida se puede determinar de varias maneras. Una consiste en truzar primero la salida de ‘una compuerta AND y luego invertirls. Otra aprovecha el hecho que una salid NAND ser SECCION 39 / COMPUERTAS NOR YNAND 65—_ Figura $23. Ejemplo 3-10 BAJA sélo cuando todas las entradas sean ALTAS. Asi, podemos determinar aquellos interva- losdetiempo durante los cuales todas las entradas son ALTAS y hacen quella salida de NAND sea BAJA en esos intervalos. La salida seré ALTA el resto de las ocasiones. EJEMPLO 3-11 Sao Implante el circuito logico que tiene la expresién x = AB ~ (C+ D) wtilizando tinicamente compuertas NOR y NAND. . Solucion El término (C+ D) et la expresién que corresponde a la salida de una compuerta NOR. Este término se opera con AND con A y By el resultado se invierte; &ta, por supuesto, es la ' operacién NAND. Asi, el circuito se lleva a cabo como se muestra en la figura 3-24. Note que la compuerta NAND primero opera con AND los términos A, B y (C + D) y luego invierte resultado completo, c cso oO @ x= ABIE +0) o a a Figura 3.24 Fjemplos 3-11 y 3.12 EJEMPLO 3-12 See Determine el nivel de salida de la figura 3-24 para A = B= C=1yD=0, Solucién En el primer método utilizamos la expresion para x x= ABIC+ D) ' 66 captrtos/coMPUERTASLOGICASY ALGEBRA BOOLEANAEnel segundo método seialamos los niveles logicos de entrada en el diagrams de circuito (que se muestra entre paréntesis) y seguimos estos niveles a través de cada compuerta hasta legar 2 {a talida final. L2 compuerta NOR tiene entradas de 1 y 0 para producir una salida de 0 (una ‘compuerta OR habris producido una salida de 1). La compuerta NAND tiene asi niveles de entrada de, 1 y1, a fin de producir una salida de | (y AND habrfa producido una salida de 0). PREGUNTAS DE REPASO 1. (Cull esel dnico conjunto de condiciones de entrada que producird una salida ALTA { partir de una compuerta NOR de tres entradas? 2. Determine el nivel de saida de la figura 3-24 para A = B= 1,C=D~0. 3. Cambie la compuerta NOR de la figura 3-24 por una compuerta NAND ¥ la com- puerta NAND por una NOR. ;Cul es la nueva expresién para x? 3-10 TEOREMAS DE BOOLE Hasta aqui hemos visto como se puede utilizar el dlgebra booleana como ausiliar en l andlisis den circuito Idgico y expresar su operacién mateméticamente. Continuaremos nuestro estu- dio del dlgebra booleana investigando los diversos teoremas booleanos (reglas) que nos pueden servir para simplificar las expresiones y los circuitos légicos. El primer grupo de teoremas se muestra en la figura 325. En cada teorema, x es una variable ldgica que puede ser un 0 0 un 1. ‘Cada teorema se presenta con un diagrama que demuestra su valider. Elteorema (1) enuncia que, si cvalquier variable se opera con AND con un 0, el resulta. do tiene que ser cero. Esto es facil de recordar porque la operacién AND es como la multipi cain ordinaria, en la que cualquier niimero que se multiplica por 0 ¢: 0. La salida de una compuerta AND seri cero siempre que cualquier entrada sea 0, independiemtemente del nivel dela otra entrada. El teorema (2) también evidente por su comparacién con la muktiplicaci6n ordinaria. El teorema (3) se puede demostrar ensayando cada caso. Six = 0, entonces 0 +O-= 0; si x Lyentonces 1+ 1= 1. Asix-x= % Flteorema (4) se pede probar en la misma forma. Sin embargo, también puede razonarse que en cualquier momento, x 0 su inversa X, tiene que estar en el nivel 0, de modo que su producto AND siempre tiene que ser 0 El teorema (5) és directo ya que 0, swmado a cualquier nimero, no altera su valor en la suma comin 0 en la adicién OR. El teorema (6) afirma que, si cualquier variable se opera con OR con 1, el resultado siempre sera 1. Verificamos esto con ambos valores dex 0+ 1 = t'y 1+ 1 3 1. De manera equivalente, podemos recordar que la salida de una compuerta OR seri 1 cuando cualquier entrada sea 1, sin importar qué valor venga la ora. El teorema (7) puede demostrarse verficand los dos valores dex:0 + 0- Oy 1+1— 1. El teorema (8) sepuede probar en forma similar, o simplemente se puede razonar que en ‘cualquier instante x0 x tiene que estar en e! nivel 1, de manera que siempre operemos con OR un Oy un 1, que siempre'da como resultado 1. "Antes de presentar mds teoremas, debemos indicar que al aplicar los teoremas del (1) al (8), Ja variable x en reilidad puede representar una expresién que contiene més de una variable. SECCION H10/TEOREMASDEBOOLE 67wate — : 0 Figura 325 Teoremas con una sola variable, 8 Por ejemplo, si tenemos AB (AB), podemos invocar el teorema (4) haciendo que x = AB Asi, podemos decir que ‘cualquiera de estos teoremas 4B) ~ 0. La misma idea también puede aplicarse al uso de ‘Teoremas con miltiples variables Los teoremas que se presentan a continuscién implican mis de una variable: O — xtynyte (2) kya yee (1) xt O+)=@4y)tzertyt2 (12) x62) = (@)z = 92 (3) x +2) -y +x (Bb) @ +9 +2) Fry anxt+ytz igual para més variables. Hay que insistir en que cualquiera de estas variables puede ser una expresiOn en lugar de una sola variable. Implicaciones de los teoremas de DeMorgan —Examinemos los teoremas (16) y (17) desde el punto de vista de los circuitos légicos. Primero considere el teorema (16), Beye ey 1 Tado iaquierdo de la ecuacién se puede considerar como la salida de una compuerta NOR ceuyas entradas son x y y. El lado derecho de la ecuacién, por otro lado, es el resultado de Figura 3-26 (4) Circuitos equivalentes implicados por el teorema (16); (b) simbolo alternativo para la funcién NOR. « ®) ‘2 CAPETULO 3/ COMPUERTAS LOGICAS ¥ ALGEBRA BOOLEANA= as ( Cy Figura 3-27 (@) Circuitos equivaleates implicados por el teorema (17); (b) simbolo alternative para la fanciéa NAND. invertir primero x y y y luego pasarlas através de una compuerta AND. Estas dos representa ciones son equivalentes y se ilustran en la figura 3.26(3). Lo que esto significa es que una ‘compuerta AND con INVERSORES en cada entrada es equivalente a una compuerta NOR. De hecho, ambas representaciones se usan para simbolizar la funcién NOR. Cuando la com- puerta AND con entradas negadas se usa para representar la funcion NOR, por lo general se representa como en la figura 3-26 (b), donde los circulos pequefios en las entradas denotan la coperacion de inversion ‘Ahora considere el teorema (17), Reyerty El lado inguierdo de la ecuacién se puede implantar con una compuerta NAND con entradas “xy. Bl lado derecho se puede realizar invirtiendo primero las entradas xy yy luego colockn- dolas a través de una compuerta OR. Estas dos representaciones equivalentes se muestran en la figura 3.27(0). La compuerta OR con INVERSORES en cada entrada es equivalente ala compuerta NAND. Cuando se utiliza la compuerta OR con entradas negadsas para represen tar la funcién NAND, por lo general se representa como se muestra en la figura 3-27(), donde los circulot vuelven a representar una inversién, EJEMPLO 3-17 Determine la expresion de sada para el circuito mostrado en la figura 328 y simplifiquela usando los teoremas de DeMorgan. a * pe WeBeC ahs Bsde Ks Bec c Figura 328 Ejemplo 3-17. Solucién La expresion para z¢s z = ABC. Usando el teorema de DeMorgan para separar dl signo de inversién mayor: ou z= A+B sBCCION 9.11 /TEOREMAS DE DeMonosn 73. iCancelando el doble signo de onv en C, se obtiene 2eAsB+e _ a PREGUNTAS DE REPASO 41, Uselos teoremas de DeMorgan para convertitla expresien ee oe Se (A+B) Cenuna 2. Repitala pregunta 1 paral expresiOn 9 = AST+ Q z ee a Resiouan sie que onan sureties doatn zn ABC usando solamente una compuerta NOR y un dal 2___UNIVERSALIDAD DE LAS COMPUERTAS NANDY NOR ii “Todas las expresiones booleanas constan de algunas cOmbinaciones de lis operaciones bisicas OR, AND y NOT. Asi que cualquier expresin puede implantarse con las compertas OR y AND y los INVERSORES. Sin embargo, también es posible hacerlo tiicamente con com- puertas NAND, Esto se debe a que dichas compuertas en combinaciones adecuadas realizan las tres operaciones booleanas, OR, AND y NOT, como se demuestra en la figura 329. Primero, en la figura 32942) tenemos una compuerta NAND de dos entradas cuyas ‘entradas se conectan juntas, con toda intencién, de modo que la variable A se aplica a ambas. Tt En esta configuracién, la compuerts NAND simplemente acta como un INVERSOR, ya que su silidaes s = AA = 7. En la figura 3.29(t) tenemos dos compuertas NAND conectadls de manera que se efec- ‘née Ia operacién AND. La compuerta NAND 2 se utiliza como INVERSOR para cambiar 4B por AB = AB, quecs la funcién AND que se busca. Figura 329 Las compuertas NAND se puedea utilizar para poner en prictica cualquier funciéa booleana. ere aie O@Q5F tye ezze 5 ec c) ‘AND SRHX Cc Im TA cAPfrULO3 / COMPUERTAS LOGICAS Y ALGEBRA BOOLEANA Zéa Iverson to) => on xn AaB = AB he 8 Figura 340 Las compuertas NOR se emplean para realizar cualquier operaciéa booleana La operacién OR se puede implantar mediante vompuertas NAND conectadas, como se muestra en la figura 3-29 (6). Agul las compuertas NAND 1 y 2 te utilizan como INVERSORES para las entradas, de modo que la sali final es = A B, que puede sim- pliticarse ax = A + B, wtilizando el teorema de DeMorgan. ‘De igual manera, puede demostrarse que las compiuertas NOR pueden disponerss part llevar a cabo cualquier operacién booleana. Esto se iustra en la figura 3-30. La parte i) mues- ta que una compuerta NOR, con sus entradas conectadas se comporta como INVERSOR, ya quelasalidess = A+ A= A. En la figura 3-30 () se disponen dos compuertas NOR de manera que se efectie la operaciin OR. La compuerta NOR 2 se emplea como INVERSOR para cambiar A + B por a+ ee iar = A + By que es la operacién OR que se buscabs, La operacién AND se puede implancar con compuertas NOR, como se muestra eo Ia figura 3:20{¢). Aquflascompuectas NOR 1 y 2 emplean como INVERSORES para cambiar das enuradas, de manera que la salica finales x = A+ B, que puede simplificarse ax = A+B utilizando el teorera de DeMorgan. "Ya que cualquier operacién booleana se puede ejecuta uilizando exclusivamente com- puerts NAND, se puede construir cualquier circuito lbgico wnicamente con compuertas NAND. Lo mismo es cierto para las compuertas NOR, Esta caracteristica de las compuertas NAND y NOR puede ser de mucha utilidad en el disefio de circuitos légicos, como to ilustra al siguiente ejemplo. EJEMPLO 3-18 Un disedador de cireuitos logicos tiene que implementar un circuito que saisfage la expresion = AB + CD uiilizando el minimo mimero de Cl (ircuivos integrados). El dispone de Cl ‘TTL como ve mucstra en la figurs 3-31. Cada uno de estos circuits integrados es un cud: ‘ple, lo que significa que contiene cuaire compuertas idénticas de dos entradas ex un. solo { ‘ncapsalado, SECCION 1.1 / UNIYERSALIDAD DE LAS COMPUTERTASNANDYNOR 75,ee i cis Cc =a! no Vee — aay Si Voc T T Figura 3-31 Circuito: integrados (Cl) de que dispone dl cjemplo 18, Solucién El método directo para implantar la expresién dada utiliza dos compuertas AND y una OR ‘como se muestra en la figura 3-32(a). Esta realizacin requiere dos puertas del 7408 Cl y una sola del 7432 Cl, Los niimeros en paréntesis de cada entrada y salida son los nimeros de pin de los CI respectivos. Estos aparecen en cualquier diagrama de cableado de Cl. Para nuestros fines, no aparecerdn en la mayoria de los diagramas logicos a menos de que resulten necesarios en la descripcién de la operacién del cireuito, 76 cartrutos /COMPUERTASLOGICAS Y ALGEBRA BOOLEANAa ia) 7492 AB +cD o co pe aoblas © ao coy m io | 7400 Figura 3-32 Posibles implansaciones para el jemplo 3.18. Se puede lograr otra forma de realizacién tomando el circuito de la figura 332(a) y sustituyendo cada compuerta AND y OR por su equivalente compuerta NAND de la figura 3-29. El resultado se muestra en la figura 3-32(0) ‘A primera vista este nuevo cireuito parece necesitar siete compuertas NAND. Las com- puertat NAND 3 y 5 se conectan como INVERSORES en serie y pueden eliminarse del Circuito porque realizan una doble inversién de a sefial de la compuerta NAND 1, De igual manera ls compuertas NAND 4 y 6 pueden climinarse.Elcircuto final, después de eliminar los INVERSORES dobles, se muestra en la figura 332 (0) SBCCION 342 / UNIVERSALIDAD DELAS COMPUERTAS NANDYNOR TTEste circuito final es mis eficiente que el de la figura 3-32(a) debido a que emplea tres compuertas NAND de dos entradas y se puede implantar con un solo circuito integrado, el 7400, > ES eee PREGUNTAS DE REPASO 1, ¢Ciantas formas diferentes tenemos ahora para poner en prictica la operaciSn de Inversién en un circuito légico? 2, Realice la expresin x = (A + B)(C + D) wilisaado las compuertas OR y AND. Lego lleve a cabo la expresi utlando slo componrar NOR y consionevde ‘ada compuerta OR y AND en mi implantacién NOR a partir de la figura 3.30. ¢Cuil circnuito es el mis eficiente? 3. Excriba la expresién de salida del circuito de la figura 3-32(0) y use los teoremas de Deaorpn pra damon: qu equivalent ala expan del cet dela gar x 3-13 REPRESENTACJONES ALTERNATIVAS DE LAS COMPUERTAS LOGICAS Hemos presentado las cinco compertas légicas bésicas (AND, OR, INVERSOR, NAND y NOR) y los simbolos estindar que se utilizan para represeatarlas én diagramas de circuitos lbgicos. Aunque muchos diagramas todavia usan exclusivamente simbolos estdndar, cada vez «= més comin hallar diagramas de circuitos que utilizan un conjunto alternativo de simbolos ademés de los estindar. ‘Antes de analizar las razones por las que se emplea un simbolo alternativo para una compucrta légica, presentaremos los simbolos alternativos para cada compuerta y demostra- femos que son equivalentes alos simbolos estindar (figura 3-33). El lado izquierdo de la ilus tracién muestra el simbolo estindar para cada compuerta logica y el lado derecho presenta el | alternativo. Este tltimo se obtiene del simbolo estandar: 1. Invierta cada entrada y salida del simbolo esténdar. Esto se logra agregando busbujas sulos pequefios) en las lineas de entrada y salida que no las tengan y suprimiendo las burbujas donde ya haya 2, Cambie el simbolo de operacién de AND a OR, o de OR a AND. (En el caso especial del INVERSOR, no s¢ cambia el simbolo de operacién.) Por ejemplo, el simbolo NAND estindar es un simbolo AND con una burbuja en su ' salida. Siguiendo los pasos delineados antes, suprima la burbuja de la salida y agregue una en cada entrada. Luego cambie el simbolo AND por un simbolo OR. El resultado es un simbolo j OR con burbujas en sus entradas, Podemos demostrar ficilmente que este simbolo alternativo es equivalente al estindar ! «wilizando los teoremas de DeMorgan y recordando que la burbuja representa una operacién de inversi6n, La expresi6n de salida del simbolo NAND estindar ex AB = A + B, que esa misma que la expresién de salida para el simbolo alternativo. Este mismo procedimmiento se puede aplicar a cada par de simbolos de la figura 3-33. 78 CAPMUL03/COMPUERTASLOGICASY ALGEBRA BOOLEANAFigura 3-33. Simbolos estiadar y sltemativos para diversas compuerta logicas e inversor. Debe hacerse hincapié en varios puntos referentes a los equivalentes de los simbolos logicos: 1. Las equivalencias son vilidas para compuertas con cualguier niimero de entradas, 2. Ninguno de los simbolos estindar tiene burbujas en sus entradas y todos los simbolos alternativos las tienen 1 simbolos extindar y alternatives de cada compuerta representan el mismo circuito sco, no hay diferencia alguna en los cicuitos representados por los dos simbolos. 4. Las compuertas NAND y NOR son compuertas de inversién, asi que los simbolos cestindar y alternativos de cada una tendrin una burbuja en la entrada en la salida. Las, compuertas AND y OR son compuertas de no inversién, de manera que los simbolos alternatives para cida una tendrin burbujas en las entradas y en las salidas Interpretacién de simbolos Vigicos Cada uno de los sfmbolos de as compuertas ogi- cas de la figura 3-33 ofrece una interpretacién tinica de la forma en que opera la compuerta. ‘Antes de que podamos demostrar estas interpretaciones, debemos establecer primero el con- cepto de niveles légicos actives ‘Cuando una linea de entrada o de sada de un simbolo de compuerta l6gica no tiene wna burbnja, se dice que la linea es activa en ALTO. Cuando una linea de entrada o de slida tiene tuna barbuja, se dice que Ia Vines es activa en BAJO. La presencia o ausencia de una burbuja, por tanto, determina la condicién activa en ALTO/activa en BAJO de las entradas y de la silida de una compuerta y se utiliza para interpretar su operaciéa, SECCION 913 / REPRESENTACIONES ALTERNATIVAS DELAS CoMPUERTAS LOGICS 79aed cS La salde pasa a f x BAIA seo vendo todo * \ ‘Jas entvades son ALTAS. €1 esto BAJO es seta on ALTO Sestaie some j A A+B La sido» ALTA sto Sande cular evade 8 Bain Elestado ALTO es a eae clestade active. Figura 3:34 Interpreaciéa de los dos simbolos de la compuerta NAND. Parailustra lo anterior, la figura 3-34(2) muestrael simbolo escindar para una compuer- ta NAND. Este tiene una burbuja en su salida y no tiene burbujas en sus entradas, Asi, tiene tuna silida activa en BAJA y entradas activas en ALTA. La operacién logica que representa «ste simbolo puede interpretarse, por tanto, como sigue: La talida seré BAJA sélo cuando todas las entradas sean ALTAS. Note que esto nos indica que la sada pasaré a su estado activo solamente cuando todas las ‘ ‘entradas estén en sus estados activos. La palabra “todas” se utiliza debido al simbolo AND. El simbolo alternativo para unacompuerta NAND, que se muestraea la figura 34 (b), tiene una sada activa en ALTO y entradas activas en BAJO asi que su operacion se puede expresar como La salida seré ALTA slo cuando cualquier entrada sea BAJA. : Una vez mis, esto nos indica que la salida estaré en su estado activo siempre que cualquiera de las entradas esd en su estado activo. La palabra “cualquiera” se usa debido al simbolo OR. Con un poco de razonamiento, se puede observar que las dos interpretaciones de los simbolos NAND en la figura 3-34 constituyen diferentes maneras de expresar la misma idea Resumen Hasta aqat quizs el lector se pregunte por qué se necesita tener dos stmbolos e interpretaciones diferentes para cada compuerta légica. Las razones se harin evidentes despus de leer la siguiente seccidn. Por ahora, haremos un resumen de los puntos mis importantes relacionados con las interpretaciones de las compuertas ldgicas. 1. Para obtener el simbolo alternativo de una compuertsl6gica, se toma el simbolo estindar se cambia su simbolo de operacién (OR por AND o AND por OR); también se ‘cambian las burbujas tanto en las entradas como en la salida (es decir, se climinan las burbujas que estén presentes y se agregan donde no haya ninguna). » 22, Para interpretar la operacién de una compuerta légica, primero se observa que estado légico, 0.0 1, ¢s el estado activo de las entradas y cuil es <1 estado activo de la salida. Lego se parte dea suposicidn de que el estado activo de la salida se produce conservan- do todas las entradas en su estado activo (6 se utiliza un simbolo AND) o conservando «malquiena de las entradas en dicho estado (si se usa un simbolo OR), BO cartrr0s/coMPUERTASLOGICASY ALGEBRA BOOLEANAEJEMPLO 3-19 } EyeMPLo 3-190 Imerprete los dos simbelos de le compuerta OR. Solucién Ea la figura 3-35 se muestran los resultados. Note que la palabra cualquiera se emplea cuando cl simbolo de la compuerta incluye un simbolo OR y la palabra todas se utiliza cuando incluye un simbolo AND. A AsB Lasalids pase a 8 . ALTA cuando cusiquier Elestado ALTO es Sfvada 65 ALTA, sone an ALTO flestads acto ® . Ben ATe us stida pasa 8 BAJA e blo cuando fod las clestedo BAO os (SARS Aa setiva on BAJO al estado actvo, Agura 3-35 _Interpretacién de los dos simbolos de la compuerta OR. PREGUNTAS DE REPASO 4, Escriba In interpretacién de la operacién que realiza el simbolo estandar de la com- puerta NOR en la figura 3-33. 2, Repita la pregunta para el simbolo alternative de la compuerta NOR. 3. Repita la pregunta para el simbolo alternativo de la compuerta AND. 4. Repita la pregunta para el simbolo estindar dela compuerta AND. 3-14 _ iQUEREPRESENTACION DE COMPUERTA UTILIZAR? [Algunos diseftadores de circuitos ldgicos y muchos libros de texto sélo usin lor simbolos ‘estindar para las compuertas logicas en sus esquemas de circvitos. Aunque esta prictica no es jncorrecta, no ayuda a que la operaci6n del circuito sea mis ficil de seguir. El uso adecuado de f Jossimbolos aternativos de compuertas puede hacer mucho mis clara la operacién del circui to. Esto se puede ilustrar viendo el ejemplo en la figura 3-36. El circuito en la figura 3-36) contiene tres compuertas NAND conectadas para produ: cir una salida Z que depende de las entradas A, B, C, D. El diagrama de circuito emplea el dimbolo estindar para cada compuerta NAND. Aunque este diagrama es légicamente correc: to, no facili la comprensién de la forma en que funciona el circuito. Sin embargo, las repre SECCION 316 / QUE REPRESENTACION DE COMPUERTA UTIIZAR’ 81soy x se na)? eet co 2 2 youd acta en ALTO oe Y A x 8 @ c active en BAJO o ¥ e Figura 3-36- (4) Circuito original utilizando simbolos estindar NAND; () repre i sentacién equivalente donde lasalida Z es activa en ALTO; (0) representacign equi valente donde la sali Z es activa en BAJO: (4) tabla de verdad scataciones depuradas del circuito que se dan en la figura 3-36(0) y (@) se pueden analizar mas ficilmente para determinar la operacién del circuito, La representaci6n de la figura 3-36(b) se obtiene a partir del diagrams del circuito origi nal sustivuyendo la compuerta NAND 3 por su simbolo alternativo. En este diagrama, la salida Z se toma de un simbolo de compuerta NAND que tiene una salida activa en ALTO. Asi, podemos decir que Z seri ALTA cuando Xo ¥ sea BAJA. Ahora bien, ya que X y Y saparecen en la salida de simbolos NAND que tienen salidas activas en BAJO, puede decirse que X se hard BAJA sélo si A = B= 1, y Y'se volveri BAJA sdlo si C = D =1. Agrupando todo esto, podemos describir asi la operacién del circuto: Lasalida Z serd ALTA siempre que A = B= 10 C= D= 1 (oambas) My Ema descripcin se puede traducir en la forma de una tabla de verdad haciendo Z = 1 en los ‘catosen queA ~ B = 1, yaquellosen que C = D ~ 1, En todos los demis casos, Z se convierte en 0. En la figura 3-36(4) se muestra la tabla de verdad resultante. La representacioa dela figura 3-36(0) se obtiene del diagrama original del circuito susti- tuyendo las compuertas NAND 1 y 2 por sus simbolos alternatives. En esta representacién ‘ $2 cartrutos/ COMPUERTASLOGICASY ALGEBRA BOOLEANA telcequivalente, la silida Z te toma de una compuerta NAND que tiene na salida activa en BAJO. Ast, podemos decir que Z seri BAJA sdlo cuando X = Y = 1, Puesto que X y ¥son salidas activas en ALTO, podemos decir que X serd AL'TA cuando A o B sean BAJASy Y sera ‘ALTA cuando Co D sean BAJAS, Agrupando todo esto, podemos describir la operacién del circuivo de la siguieate manera La salida Z ser BAJA sblo cuando A o B sean BAJAS y Co Dsean BAJAS. sta descripcién se puede traducir en la forma de una tabla de verdid haciendo Z ~ 0 en ‘todos los casos donde al menos una de las entradas A o B sean BAJAS al mismo tiempo que al menos una de las entradas Co D sean BAJAS. En todos los demas casos, Z se convierte en 1 Ta tabla de verdad resultante es Ja mista que se obruvo para el diagrama de citcuito en la figura 3-360). Qué diagrama de circuito debe utilizarse? La respuesta « Is pregunta anterior cepende dela funcién particular que sea desempettada por la salida del circuito, Si el cireaito fe utiliza para producir alguna accién {por ejemplo, activar un dispositive w otro circuiro lbgico) cuando la salida pasa al estado 1, emtonces decimos que Z es activa en ALTO, y el dlagrama de circuito de la figura 3-36(b) es el que debe emplearse. Por otro lado, si el circuito sc uiliza para generar alguna accién cuando Z pasa al estado 0, entonces Z es activa en BAJO y debe usarse el diagrama de cireuito de la figura 3-36(0) Por supueno, habrd sitvaciones en que ambos estados de valida se utilicen para generar diferentes acciones y cualquiera de ellos se puede considerar como el estado activo, En estos casos, se puede usar cualquier representaci6n del circuito, Colocacién de burbujas Vea la representacidn del circuito de la figura 3-36(b) y obser ve que los simbolos para las compuertas NAND 1 y 2 se eligieron para tener salidas activas en BAJO a fin de ajustarse con las entradas activas en BAJO de la compuerta NAND 3. En la representacién de circuito de la figura 3-36(6) observe que los simbolos para las compuertas NAND Ly 2 se eligieron para tener salidas actives en ALTO para sjustarse con las entradas activas en ALTO de la compuerta NAND 3, Esto nos lleva « a siguiente regla general para la elaboraci6n de esquemas de circuitos Idgicos: Siempre que sea posible, escoja simbolos de compuertas de moda que las salidas de burbujas estén conectadas a las entradas que tengan burbujas y las salidas sin burbu- jas a entradas que no las contengan. Lox siguientes ejemplos muestran la forma en que se puede aplicar esta rela JEMPLO 3-20 Bl cireuito lbgico de h figura 3-37(@) se utiliza para activar una alarma cuando su said Z pasa + ALTO. Modilique el diagrama de! cixeuito de manera que represeate mis eficazmente la operacién del mismo, Solucién YaqueZ = 1activari la alarma, Z es activa en ALTO. Asi, el simbolo de la compuerta AND 2 no tiene que alterarse. El slmbolo de la compuerta NOR debe cambianse por el simbolo alternativo con salids sin efreulo activa en AL'TO para ajustarse « le entrada sin burbuja de la compuerta AND 2, El resultado se muestra en la figura 3-37(b). Note que el cireito ahora tiene salidas sin burbujas conectadas a las entradas sin burbujas de la compuerta 2. SECCION 3147 ,QUE REPRESENTACIONDECOMPUERTA UTLZAR! BBOs a pe Figuea 337° Bjemplo 3:20 ow EJEMPLO 3-21 Cuando la salida del circuito Iogico en la figura 3-38 (a) pasa a BAJO, activa otro cireaito ogico. Modifique el diagrama de circuito para que represente mis eficazmente la operacién Y el cineuito. rena =, ot e—po co (al o Figura 3-38 Ejemplo 321, Solucién Yaque Z ¢s activa en BAJO, el simbolo para la compueria OR 2 tiene que cambiarse por su simbolo alternativo, coma ge muestra en la figura 3-38 (), El nuevo simbolo de a compuersa OR 2 tiene entradas con burbuja.o egadas, de manera que los simbolos de las compuertas AND y OR 1 tienen que cambiarse por salidas burbujas, como se muestra ena figura 3-38(b). EL INVERSOR ya tiene uns salida con burbuja, Ahora el cirevito tiene todas las salicas de burbiyjas conectadas a lis entradas de burbujas de la compuerta 2 B84 captru10 8/ COMPUENTAS LOGICAS ¥ ALGERRA ROOLEANA.Andlisis de los cireuitos Cuando se traza un esquema de un circuito logico ilizando las relas que sequimos en estos ejemplos, es mucho mas ficil que un ingeniero o un téenico (0 un estudiaate) tiga el flujo de sefales a través del circuito y determine lis condiciones de tentrada que se necesitan para activar la salida, Esto se ilustrard en los siguientes ejemplos, nismos que casualmente utilizan diagramas de circuitos ldgicos de una microcomputadora real. EjEMPLO 3-22 El citcuito légico de la figura 3-39 genera una salida, MEM, que se utiliza para activar los circuitos integrados de la memoria de una microcomputedora, Determine las condiciones de entrada que se necesitan para activar MEM. : foe t0WA et wie home @— ao wa RAM Figura $39 Ejemplo 3-22. Solucién Una manera de lograr esto terla escribir la expresién para MEM en términos de las entradas RD, ROMA, ROM-B, y RAM y evaluarla para las 16 posibles combineciones, Aunque este métexdo funcionarla, requeriria mucho mis trabajo del necesaro. ‘Un método mis eficiente consiate en interpretar el diagrama de circuito wtilizando las ‘ideas que se han venido desarrollando en las dos ltimas secciones. Estos son los pasos a seguir: 41. MEM es activa en BAJO y pasard a BAJO sblo cuando X’y ¥ sean AL'TAS. 2, Xserd ALTA slo cuando RD = 0. 3. ¥serd ALTA sélo cuando Wo Vsean ALTAS, 4, Vserd ALTTA cuando RAM ~ 0. 5, Wserk ALTA cuando ROM-A 0 ROM-B = 0. 6. Ageupando todo esto, MEM pasark a BAJO sélo cuando RD = Cy cuando menos wna de las tres entradas ROM'A, ROM-B 0 RAM sea BAJA EJEMPLO 3. Fl ciccuito légico dela figura 3-40 se emplea para controlar el motor de una grabadora cuando la microcomputadora le enviao recibe informacion de ella, El circuito astivarh el motor cuan- do DRIVE = 1, Determine las condiciones de entrada que se necesitan para activar el motor. SECCION 40 /,QUE REPRISENTACION DE CoNPUERTAUTILZAR? BB.Ao ‘y Nota: Todas Ins compuertas son CMOS os saa w ncea aa ae “oO Ay aiicon DRIVE. ENTRADA SALIDA He Figura 340° Ejemplo 4.23, Solucién ‘Una vex mis interpretaremos e diagrama paso a paso: 1, DRIVE es activa en ALTO y pasard a ALTO sélo cuando X= Y= 0. 2. Xserk BAJO cuando la ENTRADA 0 la SALIDA sca ALTA. 3. Yserk BAJO sélo cuando W= Oy A, ~ 0. 4, W sesh BAJO s6lo cuando de A, a 4, todas sean ALAS. 5. Aprupando toda esta informacibn, DRIVE ser ALTO cuando A, = A, = A, = A, = Ay=A,=4, = Lyd, = Oy A ENTRADA ola SALIDA o ambi sean 1, Note el extrafio simbolo de la compuerta NAND CMOS de ocho entradas (4HC30) y ol hecho de qu la sefil A, se conecta a dos de las entradas NAND. Niveles asegurados Hasta este momento se han descrso las sefiales Wbgicas ya sea como activas en BAJO o activas en ALTO. Por ejemplo, la salida MEM en lt figura 339 es activa en BAJO, mientras que la salida DRIVE en la figura 3-40 es activa en ALTO porque son los estados de salida que hacen que algo suceda, Del mismo modo, la figura 3-40 tiene como ‘entradas activas en ALTO de A, «.A,, y como activa en BAJO a Ay, ‘Cuando una sefial \Ggica se encuentra en su estado activo, se dice que esté asegurada. Por ejemplo, cuando se dice que la entrada A, estd asegurada se est afirmando que si estado activo es BAJO. Cuando una sefal no se encuentra en su estado activo se dice que no std asegurada, De acuerdo con lo anterior, cuando se firma que DRIVE no esté asegurada lo que se daaentender es que se encucatra en su estado inactivo (BAJO), Bs claro que los términos “asegurado” y “no asegurado” son sindnimos de “activo” ¢ “inactivo” respectivamente: asegurado = activo no asegurado = inactivo ‘Ambos conjuntes de términos son de uso comin en el campo del dsefo digital y usted debe reconocer las dos formas de describir el estado activo de una sefial Logica. 86 cartro103/-comPUBRTASLGOICAS Y ALGENRA BOOKEANA, Rees Bay epic “ —= i. Etiquetado de seftales légicas activas en BAJO Se ha vuclto prictica comin cmplear ‘una barra para marcar sefiales que son activas en BAJO. La barra sirve como otro indicador de que la setial es activa en BAJO; por suptesto que la ausencia de la barra significa que la sefta es activaen ALTO. Para ejemplificar, todas las sefiales de a figura 3-39 son activas en BAJO, por lo que son smarcadas de la siguiente manera: RD, ROM-A, ROM-B, RAM, MEM ‘Recuerde que la barra es simplemente una forma de recalcar que las sefiales son activas en BAJO. Donde sea apropiado, se hard uso en el libro de este método para marcar las sefiales Etiquetade de seiiales de estado DOBLE = Muy a menudo, una sefial de salida tiene dos estados activos: esto es, tienen una funcién importante en estado ALTO y otra en el stado BAJO. Es costumbre el etiquetar dichas sefales de modo tal que los dos estados activos sean aparentes. Un ejemplo comiin es la seial de lectura/escritura RD / WR, la cual se inter- prota como sigue: cuando la seBal estd en ALTO, se realiza la operacién de lectura; cuando la sefial estd en bajo, se levard a cabo la sefial de escritura. PREGUNTAS DE REPASO 1. Utilice el método de los ejemplos 3-22 y 3.23 para determinar las condiciones de entrada necesarias para ativar la salida del cireuito de la figura 3-37(6). 2, Repita la pregunta para el circuito de la figura 338(b). 3. (Cudntas compuertas NAND hay en la figura 3-39? 4. Cubntas compuertas NOR hay en la figura 340? 5. (Cull serk dl nivel de a sada del circuito de la figura 3-38(b) cuando toda las entra- das se encuentren aseguradas? 6 {pt zene nrg pare mural le elcid arm ea gra 337 7. Cub de las siguientes sefiales ¢s activa en BAJO: RD, W, R/W? 3-15 __SiMBOLOS LOGICOS ESTANDAR IEEE/ANSI Los simbolos logicos que se emplearon en el presente capitulo son los simbolos estindar que se han utilizado en la industria digital por muchos afios. Estos simbolos son bastante adecua- dos para las compuertas légicas bisicas ya que cada simbolo de compuerta tiene una forma que lo distingue de los demis, y la entrada de cada compuerta tiene la misma funcién. Sin embar- £0, no proporcionan informacién suficiente para dispositivos Idgicos més complsjos como flip-flops, contadores, decodificadores, multiplexores, memorias y Cl de interfaz para microprocesador. Estos circuitos complejos a menudo tienen varias entradas y salidas con diferentes funciones y modos de operaciéa. En 1964 se introdujo un nuevo conjunto de simbolos estindar que proporciona infor- macién mas dil sobre estos complejos dispositivos: el estindar 91-1984 IEEE/ANSI. Estos ‘nuevos simbolos estin siendo aceptados gradualmente por un cada vez creciente niimero de SECCION 5.15 /SIMBOLOS LOGICOS ESTANDAR IEEEJANS! 87 a‘compafiias de electrénica y fabricantes de Cl; también han comenzado a aparecer en la litera- s ‘ura que estos grupos publican. Por otra parte, los contratos militares en Estados Unidos ahora requieren del empleo de estos nuevos simbolos. Por tanto, es importante familiarizarse con ellos ya que 2 la larg: reemplazarin los tradicionales aunque este proceso puede tardar algunos afios. La principal diferencia en el nuevo estindar es que en lugar de usur diferentes simbolos recurre a simbolos rectangulares para todos los dispositivos. Se emplea un sistema de notacién especial para indicar cmo las salidas dependen de las entradas. La figura 3-41 muestra los nue- vos s{mbolos rectangulares junto con los simbolos tradicionales para las compuertas bisicas, Estidielos con cuidado y tome nota de les siguientes puntos: 1. Los nuevos simbolos utilizan un pequefio triéngulo recto en lugar de la pequetia burbu. ja que aparece en los simbolos tradicionales. Al igual que la burbuja, el triangulo indica ‘una inversibn del nivel légico. La presencia o ausencia del tridngulo también indica si tuna entrada o salida es activa en BAJO 0 activa en ALTO. 2. Una notacién especial dentro de cada simbolo rectangular describe Ia relacién légica entre las entradas y 12 salida. F1-*1” dentro del simbolo del INVERSOR denota un dispositivo con wna sola entrada: el tridngulo en la salida indica que éste ira al estado activo en BAJO cuando la entrada se encuentra en su estado activo en ALTO. El "8" dentro del simbolo AND significa que la sada estari en su estado activo en ALTO ‘cuando todas las entradas también se encuentren en su estado activo en ALTO. El “=” dentro de la compuerta OR indica que la salidaird a su estado activo (ALTO) euando na 0 mas entradas se encuentrea en su estado activo (ALTO), Figara341 Sbolos logics enindar: a) tradicionals; (b) recta pure Not (ot (ey BB carfrut0 s / COMPUERTASLOCICAS Y ALGEBRA HOOLEANA4. Loe imbolorrectangulares par las compuertas NAND y NOR son ls mismos que los . de las compuertas AND y OR, respectivamente, con la adicién en la salida de un peque- fo trdngulo de inversifa. Simbolos IEEE/ANSI para compuertas légicas de CI Los simbolos rectangulares : también pueden emplearse para representar la légica completa de un CI encapsulado que : contenga varias compuertas independientes. Eme caso se ilustra en la figura 3-42 para el CI INVERSOR hex® TTL 7404, yen la figura 3.43 para el CI 7420 que coatiene dos compuertas Ht s 2 B ‘ 7104 708 Figura $42. CLINVERSOR hex 7404: ()simbelo ligico tradicional: (b) simbolo Wpico rectangular. La anotacba “I” sélo aparece en el recingulo superior, pero se aplica en todos ls bloques ABAJO. Figura 343 CINAND 7420 con dos compuertas cada una con cuatro entra das: (9) simbolo tradicional: () simbolo rectangular. {ii Y * indica 1 INVERSORES. SECCION 148 /SIMBOLOS LOGICOSESTANDAR IEEE/ANS 89NAND con cuatro entradas cada una. Cada compuerra logica esté representada como un ' bloque rectangular separado. Note la forma en que el simbolo rectangular indica la notacibn de la operaci6n légica sélo er. la parte superior del bloque; se sobreentiende que ésta se aplica alos demés bloques que representan el resto de las compuertas del Cl. Es importante comprender la diferencia entre ls dos posibles formas de representar una compuerta Idgica en un citcuito y los dos diferentes estindares para los simbolos de la com puerta. Usted escoge qué conjunto de simbolos estindar utilizar, ya sea el de los simbolos tradicionales (formas diferentes para cada tipo de compuerta) 0 los nuevos simbolos estindar rectangulares. Sin importar el conjunto de simbolos que escoja, existen dos maneras de repre: sentar una compuerta en un diagrama de circuito dependiendo del estado activo de la salida Lo anterior se ilustra en el ejemplo 3-24 EJEMPLO 3-24 La figura 3-44(2) muestra dos representaciones para una compuerta NOR utilizando para ello los simbolos Iogicos tradicionales. Recuerde que la seleccién de la representacin que se em: plearé en un diagrama de circuito esti determinada por el estado activo deseado de la salida. ‘Vuelva a dibujar las dos representaciones empleando los nuevos simbolos IEFE/ ANSI Salida acova Sali active en BAJO ‘en ALTO. + a Figura $44 Ambas represeatacionesde una compuerta NOR uti liaando lee dos tipos de simbolos: (tradicional; (b) rectangular Solucién La figura 3-44(0) muestra los resutad ‘Simbolos IEEF/ANSI para CI complejos No existiria ninguna ventaja real con los nuevos simbolos si todos los usuarios tuviesen que tratar tnicamente con las compuertas lgicas bisicas. Sin embargo, para dispositives légicos mis complejos, los auevos slmbolos junto con su notacién de dependencia, especificarin de manera completa la operacién logica del dispositivo. Esto hace casi innecesario consultar los manuales de datos de los fabricantes para averiguar cémo funciona un Cl logico en particular dentro de un circuito. En capitulos poste rriores veremos ejemplos de esto cuando se extudien circuitos légicos mis complejo. 90. cantru103/ COMPUERTASTOGICASY ALGEBRABOOLEANAEn el resto del libro se continuarin utilizando los simbolos logicos tradicionales en los diagramas de circuitos y los simbolos IEEE/ ANSI serin utilizados ocasionalmente. Algunos de los problemas de final de capitulo requieren anilisis 0 construccién de circuitos que utili- an la nueva notacién. Adicionalmente, siempre que un nucvo tipo de dispositive légico 0 ; ‘circuito es introducido, ambos tipos de simbolos serin presentados. De esta manera, se fami- liarizard con la notacién de dependencia que es el principal beneficio de! nuevo estandar. ’ PREGUNTAS DE REPASO 41. ;Cailes la ventaja principal delos nuevos simbolos estindar IEEE/ANS?? 2. Dibuje todas las compuertas Iégicss bésicas utlizando los sfmbolos tradicionales y 19s del estindar IEEE. : iy 43. Repita la pregunta anterior pera la representacién alternativa de cada compuerta. PROBLEMAS SECCION 33 341, Dibuje a forma de onda de salids para dl circuito de la figura 345. Figura 5-45, 3-2, Soponga que laeatrada A en lafigura 345 se conecta en corto atierra involuntariamente (por ejemplo, A ~ 0). Dibuje li forma de onda de salida resultante. 33. Suponga ques entrads A de la figura 345 se conecta involuntariamente ala linea de alimentacién de +5V (por ejemplo, A = 1). Dibuje la forma de onda de salida resul- tante 3.4, Les las enunciaciones siguientes relativos a una compuerta OR. A primera vista pue- den parecer vilidos, pero después de razonarlos un poco comprenderi que ningun «siempre verdadero. Demuéstrelo dando un ejemplo especifico para refutar cada afirmacién. (@) Sila forma de onda de salida de una compuerta OR es la misma que la de una de sus entradas, entonces la otra entrada se mantiene permanente en BAJO. . : ty p cartruios/ momma 91(b) Sila forma de onda de salida de una compuerta OR es siempre ALTA, entonces, } ‘una de sus entradas se conserva permanentemente en ALTO. 35. {Cuintos conjuntos diferentes de condiciones de entrads producirin una salida ALTA de una compuerta OR de cinco entradas? SECCION 34 3 36, Cambie la compuerta OR en la figura 345 por una compuerta AND. (@) Dibuje la forma de onda de slida. (®) Dibuje la forma de onda de salida sila entrada A se mantiene permanentemente en aivel mis bajo. | (©) Trace la forma de onda de salida si A se mantiene permanentemente a + 5V | SE 3-7. Consulte la figara 34. Modifique el cireuito de manera que la alarma se active cola | mente cuando la presién y la temperatura excedan sus limites miximos al mismo P tiempo. 3:8. Cambie la compuerta OR de la figura 3-6 por una compuerta AND y trace la forma de onda de salida, SECCIONES 35 23-7 3-9. Agregue un INVERSOR a la salida de lz compuerta OR de la figura 3-45. Dibuje la forma de onda en la salida del INVERSOR. 5-10, (a) Escriba una expresién booleana para la salida x de la figura 3-46(a). Determine el valor de x en todas las posibles condiciones de entrada y enlistelas en una tabla de ™ verdad 3 Figura 3.46 i 3 A 8 c 3 + 3 3 | b | 9 castrun0s/courvenras .6cicas ¥ ALGEBRA BOOLEANA sess SSS7 } (b) Repixa para el circuito en la figura 3-46(). | S11. Determine la tabla de verdad completa para el circuito dela figura 3-15(b) encontran- | do los nivelesldgicos que hay en la salida de cada compuerta para cada una de las 32 posible: combinaciones de entrada 4:12, Cambie cada compuerta OR por una AND y cada AND por una OR ea la figura 3:15(t). Luego escriba la expresién para lasaida. 3.43. Determine a tabla de verdad completa pars el circuito de a figura 3-16 obteniendo Jog niveles l6gicos presentes en cada una de ls salidas de las compuertas para cada una - de las 16 posibles combinaciones de los niveles de entrada. SECCION 38 . | 5:14. Para cada una de las siguientes expresiones, construya al circuito Igico correspon- - | diente utilizando compuertas AND y OR, ademis de INVERSORES. : ie a ARG DNAs (b) z = (A +B + CDE) + BCD (Oy - WAN + PQ) (x= W+PQ (e) z = MN(P + N) < SECCION 38 3:15. Splique las formas de onda de entrada de la figura 3-47 a una compuerta NOR y dibuje la forma de onda de salida. 5-16, Repita el problema 3-15 con la entrada C permanente en BAJO. Luego repita para C permanente en ALTO. a— 4 s—+h eet Figura 3.47 3-17. Repita el problema 3-15 para una compuerta NAND. 3.18. Repita el problema 3-16 para una compuerta NAND. 3.19. Escriba Ia expresién de salida para el circuito de la figura 3-48. Determine la tabla de verdad completa. 3-20. Determine la tabla de verdad completa para el circuito de la figura 3-24. Figura 3-48 — a | | CB.321. Modifique los circuitos que se construyeron en el problema 3-14, de manera que ls ‘compuertas NAND y NOR ¢e utilicen siempre que resulte adecuado. i] SECCION 3-10 ! 3:22. EJERCICIO : ‘Complete cada expresién, . Atle ® Di- i (4 (@® D+o- ‘ () BB = @ c+e- a @ C+C~ @ G+GF- & (©) x-0- O 9+ iy ~ 5-23. (a) Demuestre el teorema (15) ensayando todos los casos posibles. ‘SEC () Demuéstrelo al utilizar el teorema (14) para susticuir x. 524. (a) Simplifique la siguiente expresin utilizando los teoremas (136), (8) y (4): ! x = (M+ NYU + PYN + PY 3 (©) Simplifique a siguieate expresién empleando los teoremas (134); (6) y (6): z= ABC + ABC + BCD SECCIONES 3.11 y 312 525. Demuestre los teoremas de DeMorgan ensayando todos los casos posibles. 3-26. Simplifique cada una de ls siguientes expresiones mediante los teoremas de DeMorgan. () 38e @ ABs Op ) A+ BC fe) (M+ NM +N) (© 48CD (0 ABCD 3-27. Utilice los teoremas de DeMorgan para simplificar las expresiones para la salida de la figura 3-48. 3-28. Convierta el circuito de la figura 3-46(0) en uno que sélo use compuertas NAND. ‘Luego escriba la expresiOn de salida para el nuevo circuito, simplifiquelo utilizando los teoremas de DeMorgan y compérelo con la expresin del circuito original. 329. Convierta el circuito de la figura 3-46(a) en uno que slo use compuertas NOR. LLuego escriba la expresién para el nuevo circuito, simplifiquelo utilizando los teore- ‘mas de DeMorgan y comparelo con la expresin del cireuito original 43-30. Mucstre la forma en que se puede construir una compuerts NAND de dos entradas a partir de una compuerta NOR de dos entradas. 3-31. Muestre la forma en que se puede constrair una compuerta NOR de dos entradas a partir de una compuerta NAND de dos entradas. 3-82. Un avién jet emplea un sistema para vigilar las rpm (revoluciones por minuto), pre- sin y temperatura de sus motores usando sensores que operan como sigue: Salida del sensor de RPM = 0 s6io cuando la velocidad < 4,800 rpm Salida del sensor de P = 0 slo cuando la presién < 220 psi Salida del sensor de T = 0 slo cuando Ia temperatura < 200° F La figura 349 muestra el ciruito logico que controla la luz de advertencia de la cabina para ciertas combinaciones de condiciones del motor. (@) Determine qué condiciones del motor advertiran al piloto. 94 captruLos/ COMPUERTASLOGICAS Y ALGEBRA BOOLEANACx Sensor de I ‘ Presion N Figura 3-49 (b) Cambie este circuito a otro que utilice sélo compuertas NAND. SECCIONES 313 y 314 333, 334. 335. 336. 337. Dibuje las representaciones estindar de cada compuerta Logica bisica. Luego dibuje las representaciones alternativas Para cada uno de los siguientes enunciados, dibuje la representacién correspondiente de compuerta logica e indique el tipo de compuerta (@) Una salida ALTA ocurre sblo cuando las entradas son BAJAS. (®) Una salida BAJA ocurre cuando cualquiera de las cuatro entradas es BAJA (©) Una salida BAJA sblo ocarre cuando las ocho entradas son ALTAS. Se supone que Ia salida del circuito en l figura 3-48 activa una limpara indicando cuindo pasa 2 BAJO. (@) Modifique el diagrama de circuito de manera que represente més eficazmente la operacién del circuto. (b) Unilice el auevo diagrama de circuito para determinar las condiciones de entrada necesarias para activar la salids, Para ello, rabaje de la salida hacia atrisutilizan do la informacién dada por los simbolos de las compuertas, come se hizo en los tjemplos 3-22 y 3-23. Compare los resultados con la tabla de verdad obtenida en cl problema 3-19. (@) Determine las condiciones de entrada necesarias para activar la salida Z de la figura 3.37(). Para ello, trabaje de la salida hacia atrds, como se hizo en los ejemplos 3-22 y 3-23, (b) Suponga que es el estado BAJO de Zel que activa la alarma. Cambie el diagrama {del circuito de modo que reflee esta siuaciOn. Use el diagrama revisado para ddeterminar las condiciones de entrada necesarias para activar la alarma. Modifique el crcuito de figura 3-40 de manera que 4, = Oe necesite para producir DRIVE = 4 en lugar de A, = 1 mapa Figura 350 CCAPFTULO /PROBLENIAS 953-38. Determine las condiciones de entrada que se necesitan para ocasionar que a salida de Ia figura 3-50 pase a su estado activo 3-39. Urilice los resultados del problema 3.38 para obtener la tabla de verdad completa para el circuito de la figura 3-50. 3-40. Cuil es l estado asegurado para la salida dela figura 3.50? ;Para la ealida dela figura 336(6)? 3-41, Lafigura 3-51 muestra una aplicacién de las compuertas logicas que simula un inte- sruptor de dos tiros, similar a los empleados en los hogares para encender o apagar la Juz con dos interruptores difereates. Ea este cato la luz proviene de un LED, que conduce cuando la salida de la compuerta NOR es BAJO. Note que esta slida esta marcada como LUZ para indicar que cs activa ea BAJO. Determine las condiciones de entrada mecesarias para encender el LED. Luego verifique que el circuito opera ‘como un interruptor de dos tiros empleando los interruptores Ay B. Enel capitulo 4 aprenderi cémo diseiar circuitos como ésie para producir una determinada rela cién entre entradas y salidas. s5v } SECCION 3.15 3-42. Vuelva a dibujar los circuitos de (2) la figura 3-50 y (b) figura 3-51 utilizando los simbolos IEEE/ ANSI. 343. Determine la expresidn booleana para la sald Z del cireuito de la figura 3-52. P4344. Se supone que la salida del cireuito de Ia figura 352 es activa en BAJO. Vuelva a clbujar el circuito para representar con mayor eficacia la operaciéa del crcuito. Y'% 345. Usilice el nuevo dibujo dl circuito de a figura 3.52 y haga lo siguiente 4 (@) Determine las diferentes condiciones de entrada que darin como resultado un estado de slida activo en BAJO. Para ello, s6lo utlice el diagrama de! cicuito, 5 * El foco dela inquierda indie, en todo est, un problema mis dif. 96 CAPITULO 3/ COMPUERTAS LOCICAS Y ALGEBRA BOOLEANAde oH ‘8 a PY 8 = a a be le > [, i 4 4s cs o>—~ B a4 LS Figura 3-52 sin escribir la expresién para Z y sin generar la tabla de verdad completa, Lot resultados deben ser ABCDEF ore: tks fodost # 0) § Lait @5t4 (b) Verifique que la expresién simplificada para la salida Z esté dada por Z = ABCF(D +5) (©) Coloque cada conjunto de condiciones obtenidas en (a) en a expresion que usted determind en (b) y verifique que cada una produce Z ~ 0. APLICACIONES PARA MICROCOMPUTADORA. “spy, 346. Refiérase ala figura 3-40 del ejemplo 3-23. De la entrada A, ala A, se tienen direccio- * Kes que se proporcionaron a partir de las salidas del microprocesador de una mi crocomputadora. El cbdigo de direccién de ocho bits, de A, 2A, selecciona el dispo- titivo que el microprocesador desea activar. En el ejemplo 3-23, el obdigo de direccién requerido para ativar el impulsor de discos fue A,a.A, = 11111110, = FE,. : Modifique el circuito para que el microprocesador tenga que enviar un cbdigo de direccién 44,, para activar el impulsor de discos. Z EJERCICIOS DESAFIANTES o, “% 3-47. Muestrecémo x = ABC puede implantarse con una compuerta NOR de dos entra- )” "das y una compuerta NAND de dos entradas. 9 $48. Implante y = ABCD usando compuertas NAND de dos entradas. cavtruvos/rroniemas 97RESPUESTAS A LAS PREGUNTAS DE REPASO. SECCION 3-2 Leet hax SECCION 3.3 1. Todas las entradas estin en BAJO. xe A+B4C+D4EsF 3. Coaxtante en ALTO. SECCION 3-4 1. Lascinco entradas = 1 2. Una entrada en BAJO mantendri la salida ea BAJO. 3. Faso, Veise la tabla de verdad de cada ‘compuerta ‘SECCION 3-5 1. La talida del seguode INVERSOR e+ idéatica a la entrada A. 2. y serk BAJO silo cuando A = B= 1, SECCION 3-6 1 re A+B+C+ AD SECCION 37 Leet Rend SECCION 38 1, Vessels figura 3-156). 2. Velve la figura3-170) SECCION 3-9 1. Todas ls entradas en BAJO. Rr=0 B= 448+ SECCION 3-10 + Ly=ac hye ABD 98 carfrutos /COMPUERTASLOGICAS Y ALGEBRA BOOLEANA, SECCION 3.11 i2-Zb+e 277 Rr5+7Q 5 gual que la figura 328, excepro quel cemnpoerta NAND ee reemplesada por una NOR. SECCION 3-12 1. Tres 2. El cireuito NOR ex mis efciente porque puede implantarse con un solo CI 7402. SECCION 3.13 1. Lasalida va hacia BAJO cuando cualquier entrada es ALTA. 2, Laslda va hacia ALTO sélo cuando vodas Jas entradas extin en BAJO. 3, Lasalida va hacia BAJO cuando cualquier ‘entrada etd en BAJO. 4, La slida va hacia ALTO sélo cuando todas las eatradas erin ea ALTO. SECCION 3-14 1. Zirkhacia ALTO cuando A= B - Oy CaDa1. 2. Zirkhacia BAJO cuando A = B= 0,E~ 1 y CoDoambos sean 0. 3. Dos 4. Dos 5. BAJO 6 A=B=0,C=D=1 20 ‘SECCION 3-15 1. Lot simbolos IEEE, junto con m notaciSn de dependencia,especifican la operacién completa del dispositivo logico 2. Veise la figura 3-41 3. Veise I figura 3-4.Circuitos légicos combinatorios 41 Forma de suma de productos 42. Simplificacién de circuitos logicos 43. Simplificacién algebraica 44 Disefio de cireutos logicos combinatorios 45. Método del mapa de Karnaugh 46. Circuitos OR y NOR exclusivos 47. Generador y verificador de paridad 48 Cireuitos inhibidos 49 + +2 43 444 TEMARIO Caracteristicas bisicas de los Cl digiales Deteccién de falls en sistemas digitales Falla imternas en Ci dgitales Fallas externas, Deteccién de fills: casos de estudio Lépica progeamableOBJETIVOS Al concluir este capitulo, el lector estaré capacitado para: Convertir una expresién légica en una suma de productos. '© Llevar 4 cabo los pasos necesarios para deducir una expresién en forma de suma de productos, con el fin de disefar un citcuito lbgico combinatorio en su forma mis simple, Usar el mapa de Karnaugh como herramienta para simplificar y disefar circuitos légicos. Explicar la operacién de los circuitos OR y NOR exclusivos. Disefar circuitos légicos con y sin ayuda de una tabla de verdad, Identificar y comprender los circuitos de inhibicién. Gitar las caracteristicas de los CI digitales. ‘Comprender las diferencias de operacién inherentes entre TTL y CMOS. Utilizar ls reglas bisicas de deteccién de falas en sistemas digitales. Deducir de los resultados medidos, las fallas de mal funcionamiento en circuitos logicos combinatorios Describir la idea fundamental de la Logica programable, UCCION En el capitulo 3 estudiamos la operacién de todas las compuertaslogicas bisicas y utilizamos dl ilgebra booleana para describir y analizarcircuitos construidos con combinaciones de com- ‘puertaslégicas. Estos circuitos se pueden clasficar como circuitos logicos combinatorios pues- to que, en cualquier instante, cl nivel bgico en la slida depende de la combinacién de niveles légicos presentes en las entradas. Un circuito combinatorio no posee la caracterfstica de la ‘memoria y asi su salida depende sélo del valor regular de sus entradas. En este capitulo continuaremos nuestro estudio de los circuitos légicos combinatorios. Para comenzar, estudiaremos mis a fondo la aplicaciSn de circuitos légicos. Se utilizarén dos mérodos: uno usa los teoremas del ilgebra booleana y el otro consiste en una técnica cde mapeo. Ademis estudiaremos técnicas simples para disefiar circuitos légicos que satis- fagan un conjunto determinado de requerimientos. Un estudio completo del disefio de SPREE ge. 25 fbf ait ZBEEsso hr g & eecireuitos l6gicos no es uno de nuestros objetivoss sin embargo, lor mérodos que presentamos Son mis que suficientes para el tipo de situaciones de diseio que un técnico encontrari. Laltima parte de este capitulo esth dedicada a la deteccién de fllas en circuitos com- binatorios. Este primer contacto con la deteccibn de fallas debe comenzar a desarrollar el tipo de habilidades analiticas necesarias para tener éxito en esta tarca. Para hacer este material lo tnis prictico posible, primero se presentan algunas de las caracteriticas bisicas de las com puertas lbgicas de CI en las familias légicas TTL y CMOS junto con una descripcién de los tipos més comunes de fallas encontrados en circuitos integrados digitales. 4-1 FORMA DE SUMA DE PRODUCTOS. Los métodos de disefio y simplificacibn de circuitos l6gicos que eswudiaremos requieren que la expresién Iogica esté en forma de suma de productos, Alguncs ejemplos de esta forma son 1. ABC + ABC 2. AB + ABC + CD+D 3. AB+CD + EF + GK + HL ‘Cada una de estas expresiones de suma de productos consia de dos o mis términos AND (productos) que se operan con OR. Cada témino AND consta de una o més variables que aparecen en forma complementada o no complementada. Por gjemplo, ena expresién de uma de productos ABC + ABC elprimer producto AND contiene las variables A, By Cen su forma no complementada (no invertida). El segundo término AND cortienea A y a Cen su forma com- plementada (invertida). Note que ea una expresién de suma de productos, un signo de inver- sién no puede aparecer en més de una variable en un término (por ejemplo, no podemos tener ABC o RST Producto de Sumas __ Existe otra forma general de expresiones légicas que a veces se ust enel diseBio de circuitos I6gicos. Se conoce como la forma de productos de suma y consiste en dos o mAs términos OR (sumas) que se operan con AND en conjunto. Cada término OR contiene una 9 ms variables en forma complementads o no complementads. He aqui algunas expresiones de productos de sumas 144+ B+ C)U FC) 2. (A + BYC + D)F 3. (A + C)(b+ DB + CA + D +B) Los métodos de simplificacién y diseio de circuito que se emplearin en esta obra estén basa dos en la forma de suma de productos, por lo cual no se trabajari mucho con la forma de productos de suma, Pero, de ver en cuando, ocurrird en algunos circuitos Ibgicos que tienen tuna estructura particular. PREGUNTAS DE REPASO Cuil de las siguientes expresiones es una forma de suma de productos? @ AB+ CD+E; (b)AB(C+D; (© A+B) (C+D+F); @ MN + PQ 2. Repita la pregunta 1 para la forma de producto de sums. - seccin 41 /RORMA DESUMA DE PRODUCTOS 1014-2 SIMPLIFICACION DE CIRCUITOS LOGICOS ‘ 1 L ‘Una vez que se ha obtenido la expresiéa para ua circuito logico, podemos reducirla a una at forma mis simple que contengs menos términos © variables en uno 0 mis términos. La nueva 3 ‘expresi6n puede utilizarse para implantar un circuito que sea equivalente al original pero que f contenga menos compuertas y conexiones 5 ‘Para lustrar esto, se puede simplificar el circuito de la figura 4-1(2) y generar el circuito de Ia figura 4-1(6). Ya que ambos circuitos ejecutan la misma logica, debe ser evidente que el EJEN circuito mis simple resultaré més viable debido a que coftiene menos compuertas y, por tanto, Saal seri més pequetio y menos costoso que el original. Ademés, la confiabilidad del circuito mesjo- rark porque hay menos interconexiones que pueden llevar 2 falls potenciales del circuit. En secciones posteriores estudiaremos dos métodos de simplificacién de circuitos logi- os. Uno utiliza los teoremas del ilgebra booleana y, como veremos, depende considerable- re mente dela inspiraciéa y experiencia del diseBiador. El otro método (mapas de Karnaugh) es tun enfoque sistemitico y sencillo. Quiza algunos instructores deseen pasar por alto este tlti- mo método porque es un tanto mecinico y no contribuye a un mayor entendimiento del © Algebra booleana, Esto se puede realizar sin afectar la continuidad o claridad del resto, del 7 libro. oe a x2 ABC c “pa Solu é o pri Figura 41 A menudo.es posible simplificar un cireuto légico como el de la parte (a) para producie uno mis eficieate (). . todos 4-3 SIMPLIFICACION ALGEBRAICA. Los teoremas del dlgebra booleana que estudiamos en el capitulo 3 se pueden utilizar para ayudarnos asimplificar la expresién para un circuto ldgico. Desefortunadamente, no siempre ts obvio qué teoremas deben aplicarse para producir el resultado mas simple, Ademés, no Conk ‘existe una manera sencilla de indicar sila expresi6n simplificada se encuentra en su forma mis es simple o si se pudiera simplificar atin mis. Ast, la simplificacidn algebraica con frecuencia se oul convierts en un proceso de ensayo y error. Sin embargo, con experiencia uno puede llegar 4 obtener resultados razonablemente buenos Los ejemplos que siguen ilustrarin muchas de las maneras en que pueden aplicarse los Yaqu teoremas booleanos al tratar de simplificar una expresin. El lector debe observar que estos cjemplos contienen dos etapas esenciales: 102 cartroro4/cmcurTos Lécic0s comsNaTORIOS a1, La expresién original se pone en forma de suma de productos mediante la repetida aplicacién de los teoremas de DeMorgan y de la multiplicacién de términos. 2. Una vez que se encuentra esta forma, los términos del producto se verifican para ver si hay factores comunes y se realiza a factorizacién donde sea posible. Con suerte, la factorizacién da como resultado la eliminacién de uno o mis términos. EjEMPLO 4 Simplifique el circuito légico que se muestra en la figura 4-2() ac BC + ABIAC) AB +o »- © | Figura 42. Ejemplo +1 Solucién | El primer paso consiste en determinas la exprésibis de salida. Fl resultado es: 2+ ABC+AB-(AC) ‘Una vez que se determina la cxpresiéa, porlo general conviene climinar todos los signos inversores de mayor tamaiio por medio de los teoremas de DeMorgan y Iuego multiplicar todos los términos. z= ABC + ABA + 2) [teorema (17)] ABC + AB(A +C) {cancelar inversiones dobles} ABC + ABA + ABC (emvktplica} ABC + AB + ABC Ana} Con a expresin en forma de suma de productos, debemos buscar variables comunes entre los diversos términos para su factorizacibn. El primer y tereertérmino anteriores tienen aAC en comin, que se puede factorizar como sigue: - 2 = AC(B + B) + AB YaqueB + B = 1, entonces A(t) + AB = AC + AB SECCION43/SDAFLIFICACION aLcEBRAICA 103104 Ahora podemos factorizar A, lo que produce r= AC Ese resultado ya nose puede smplificar ms, Sv implememtacién on cireaito se muestra en la figura 4-2(b). Es obvio que el circuito en (b) es mucho mis simple que ¢l circuito | original en (a) EJEMPLO 4 Simplifique la expresion z = ABC + ABC + ABC. Soluci6n Observaremos dos mancras diferentes de llegar al mismo resultado, “Méedo 1:10 dos primesos terminos de la expresin tienen las variables AB en comin, Ast = ABC + G) + ABC = ABU) + ABC = AB + ABC Podemos factorizar la variable A en ambos términos: z= AB + BC} Al invocar el weorema (15), tenemos ze AB + ©) ‘Método 2: La expresién original es z= ABC + ABC + ABC; Los dos primeros vermi- nos tienen en comin las variables AB. El primero y dhimo término tienea las variables AC en comin, ;Cémo sabemos si debemos factorizar AB de los dos primeros términos 0 bien AC de les dos ultimos? En realidad, podemos hacer ambas operaciones wtilizanco el término ABC fos veces. En otras palabras, podemos reescribir la expresiéa como 2 = ABC + ABC + ABC + ABC donde hemos agregado un término extra ABC. Esto es vilido y no alterard el valor de la expresion ya que ABC + ABC = ABC [teorema ()). Ahora podemos factorizar AB de los dos primeros términos y.AC de los dos dltimos y ob ee AB(C+ C) + AC(B + B) AB+L+ ACI = AB 4 AC = A(B + 0) Se lega, por supuesto, al mismo resultado que con el método 1, El truco de wilizar l mismo término dos veces puede emplearse siempre. De hecho, el mismo término se puede usar mis de dos voces si es necesari 2 EJEMPLO 4-3 Simplifique 2 + AC(ABD) + ABCD + Alc. Solucién Primero, se utiliza el reorema de DeMorgan en el primer vérmino a= AC(A + B+ D) + ABCD + ABC (paso 1) Almmultiplicr,tenemos i a= ACA + ACB + ACD + ABCD + ABC @ CAPITULO 4 / CRRCUITOSLOGICOS COMBINATORIOS a ee Aiea