Está en la página 1de 11

INFORME PRACTICO DE SIMULACION DE CIRCUITO

PARA SUMADOR Y RESTADOR DE TRES BITS

JHON FREDY GUZMAN RESTREPO


FABIO NELSON OSORIO
JOHN ALEXANDER SÁNCHEZ REALPE

VICTOR HUGO JARAMILLO ZULUAGA


DOCENTE

MATERIA
LABORATORIO DE CIRCUITOS DIGITALES

INSTITUTO TECNOLOGICO METROPOLITANO ITM


MEDELLIN
2018
Contenido
1. Introducción...................................................................................................................... 3
2. Objetivos .......................................................................................................................... 4
3. Marco Teórico ................................................................................................................... 5
3.1 Sistema Numérico Binario .......................................................................................... 5
3.2 Suma binaria ............................................................................................................. 5
3.3 Resta Binaria ............................................................................................................. 6
4. Sumador completo de 3 bits .............................................................................................. 6
4.1 Tabla de verdad sumador completo............................................................................ 6
4.2 Tratamiento Lógico .................................................................................................... 6
4.3 Simulación de sumador completo............................................................................... 7
4.4 Cronograma de tiempo .............................................................................................. 7
5. Restador completo de 3 bits .............................................................................................. 8
5.1 Tabla de verdad restador completo ............................................................................ 8
5.2 Tratamiento lógico ..................................................................................................... 8
5.3 Simulación de restador completo ............................................................................... 9
5.4 Cronograma de tiempo .............................................................................................. 9
6. Conclusiones ................................................................................................................... 10
7. Bibliografía ..................................................................................................................... 11
1. Introducción

La práctica consiste en implementar un sumador binario completo y un restador binario completo,


es decir un sumador o restador de números de 1 bit que pueda recibir acarreo de inicio y pueda dar
acarreo de salida. Tener en cuenta si nos llevamos 1 o más de la suma o resta anterior (esto sería el
acarreo inicial) y si nuestra suma o resta produce un 1 o más para la siguiente suma o resta (esto
sería el acarreo de salida). La única diferencia es que los números que se suman en digital son ceros
o unos.
2. Objetivos

 Realizar el diseño de un sistema combinacional de tipo aritmético, es decir, que


procese información de tipo numérico.
 Implementar un sumador binario completo en la protoboard, es decir un sumador
de números de 1 bit que pueda recibir acarreo de entrada y pueda dar acarreo de
salida.
 Implementar un restador binario completo en la protoboard, es decir un restador
de números de 1 bit que pueda recibir acarreo de entrada y pueda dar acarreo de
salida.
 Representar la salida mediante LEDS los cuales indican estados lógicos, con lo que
indican un 1 cuando estos encienden y 0 cuando estos están apagados.
 Realizar la simulación del sumador y del restador con el Software Circuit Maker
3. Marco Teórico

A continuación, explicaremos el marco teórico en cual nos apoyamos para realizar la


construcción de nuestros circuitos.
3.1 Sistema Numérico Binario
Es un sistema de numeración en el que los números se representan utilizando solamente
las cifras cero y uno (0 y 1). Es el que se utiliza en las computadoras, pues trabajan
internamente con dos niveles de voltaje, por lo que su sistema de numeración natural es el
sistema binario (encendido 1, apagado 0).
La conversión del sistema binario al sistema decimal la vemos en el siguiente ejemplo:

1010101 = 1 × 106 + 0 × 105 + 1 × 104 + 0 × 103 + 1 × 102 + 0 × 101 + 1 × 100


En general si tenemos un numero de n bit, su conversión al sistema digital está dada por:

𝑛𝑢𝑚. 𝑑𝑒 𝑛 𝑏𝑖𝑡𝑠 = (0,1) × 10𝑛 + (0,1) × 10𝑛−1 + ⋯ + 0 × 101 + (0,1) × 100


3.2 Suma binaria
La suma en binario es muy fácil de comprender, ya que esta solo consta de posibles
combinaciones que son:

Imagen 1. Suma Binaria

Como ocurre con los números en base 10 no hay dificultad para realizar la operación en
ningún caso excepto en el cual se tiene 1+1, que en base diez sería 2 y que en base dos se
escribe 10 (uno cero). Por lo tanto, en binario 1+1=0 y llevamos 1 a la posición más
significativa siguiente. Esto último lo llamamos acarreo.
Reglas de una suma binaria:

Imagen 2. Reglas para la suma binaria


3.3 Resta Binaria
La resta o sustracción de números binarios es similar a los números decimales. La diferencia
radica en que, en binario, cuando el minuendo es menor que el sustraendo, se produce un
préstamo o carry de 2, mientras que en decimal se produce un préstamo de 10.
Al igual que en la suma, el proceso de resta binaria, se inicia en la columna correspondiente
a la de los dígitos menos significativos. En la imagen 3 se indican las reglas que rigen la resta
binaria

Imagen 3. Reglas Resta Binaria

4. Sumador completo de 3 bits

Una suma completa debe recibir el acarreo proveniente de la suma anterior de aquí
es donde surge la necesidad de tener un acarreo inicial (
𝐶𝑖𝑛 ).
El sumador completo consta de tres entradas que son X, Y,
𝐶𝑖𝑛 donde, X, Y son los bits de entrada de nuestro número en binario y
𝐶𝑖𝑛 va ser el acarreo de la suma anterior si esta existe, en caso de existir el
𝐶𝑖𝑛 =C0, donde C0 es el acarreo inicial de cero en nuestra suma; por otro lado
tendremos únicamente 2 salidas las cuales serán F(Suma), F(𝐶𝑜𝑢𝑡 ), donde F(Suma)
es la salida y F(𝐶𝑜𝑢𝑡 ) es el acarreo. Por lo tanto, un sumador completo tiene la
siguiente tabla de verdad:

4.1 Tabla de verdad sumador completo

X Y 𝑪𝒊𝒏 F(𝑪𝒐𝒖𝒕 ) F(Suma)


0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Tabla 1. Tabla de verdad sumador completo de 3 bits

4.2 Tratamiento Lógico

F(Suma) = ̅̅̅̅
𝑋̅𝑌̅𝐶𝑖𝑛 + 𝑋̅𝑌𝐶 ̅ ̅̅̅̅
𝑖𝑛 + 𝑋𝑌 𝐶𝑖𝑛 + 𝑋𝑌𝐶𝑖𝑛
F(Suma) = 𝐶𝑖𝑛 (𝑋̅𝑌̅ + 𝑋𝑌) + 𝐶𝑖𝑛 (𝑋̅𝑌 + 𝑋𝑌̅)
̅̅̅̅̅̅̅̅
F(Suma) = 𝐶𝑖𝑛 (𝑋 ⊕ 𝑌) + ̅̅̅̅
𝐶𝑖𝑛 (𝑋 ⊕ 𝑌)

F(Suma) = 𝐶𝑖𝑛 ⊕ (𝑋 ⊕ 𝑌)

F(𝐶𝑜𝑢𝑡 ) = ̅̅̅̅
𝑋̅𝑌𝐶𝑖𝑛 + 𝑋𝑌̅𝐶𝑖𝑛 + 𝑋𝑌𝐶 𝑖𝑛 + 𝑋𝑌𝐶𝑖𝑛

F(𝐶𝑜𝑢𝑡 ) = ̅̅̅̅
𝐶𝑖𝑛 (𝑋̅𝑌 + 𝑋𝑌̅) + 𝑋𝑌(𝐶 𝑖𝑛 + 𝐶𝑖𝑛 )

F(𝐶𝑜𝑢𝑡 ) = 𝐶𝑖𝑛 (𝑋 ⊕ 𝑌) + 𝑋𝑌

4.3 Simulación de sumador completo

V1 V2 V3
0V 5V 0V
X Y CIn
L1
U6A U6B Sum

U4A
L2
U5A
Out

U4B

Imagen 4. Simulación de sumador

4.4 Cronograma de tiempo

110 150 190 230 270 310 350 390 430 470 510 550 590 630 670 710 750 790 830 870 910 950 990 1030 1070 1110 1150 1190
Out

Sum

CIn

Imagen 5. Cronograma de tiempo sumador completo


5. Restador completo de 3 bits
Un restador completo es un circuito que lleva a cabo una sustracción entre dos bits,
tomando en cuenta que un 1 se ha tomado por una etapa significativa más baja.
Este circuito tiene tres entradas y dos salidas. Las tres entradas X, Y, 𝐶𝑖𝑛 , donde X y
Y denotan al minuendo, sustraendo y 𝐶𝑖𝑛 el acarreo inicial. Las dos salidas, F(Resta)
y F(𝐶𝑜𝑢𝑡 ), representan la diferencia y el acarreo, respectivamente. El restador
completo considera un préstamo inicial 𝐶𝑖𝑛 , asociado a los bits del minuendo y el
sustraendo. La siguiente es la tabla de verdad:
5.1 Tabla de verdad restador completo

X Y 𝑪𝒊𝒏 F(𝑪𝒐𝒖𝒕 ) F(Resta)


0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 1 0
1 0 0 0 1
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
Tabla 2. Tabla de verdad del restador completo de 3 bits

5.2 Tratamiento lógico

F(Resta) = ̅̅̅̅
𝑋̅𝑌̅𝐶𝑖𝑛 + 𝑋̅𝑌𝐶 ̅ ̅̅̅̅
𝑖𝑛 + 𝑋𝑌 𝐶𝑖𝑛 + 𝑋𝑌𝐶𝑖𝑛

F(Resta) = 𝐶𝑖𝑛 (𝑋̅𝑌̅ + 𝑋𝑌) + 𝐶𝑖𝑛 (𝑋̅𝑌 + 𝑋𝑌̅)


̅̅̅̅̅̅̅̅
F(Resta) = 𝐶𝑖𝑛 (𝑋 ⊕ 𝑌) + ̅̅̅̅
𝐶𝑖𝑛 (𝑋 ⊕ 𝑌)

F(Resta) = 𝐶𝑖𝑛 ⊕ (𝑋 ⊕ 𝑌)

F(𝐶𝑜𝑢𝑡 ) = ̅̅̅̅
𝑋̅𝑌𝐶𝑖𝑛 + 𝑋𝑌𝐶 ̅
𝑖𝑛 + 𝑋 𝑌𝐶𝑖𝑛 + 𝑋𝑌𝐶𝑖𝑛

̅̅̅̅
F(𝐶𝑜𝑢𝑡 ) = 𝑋̅(𝑌̅𝐶𝑖𝑛 + 𝑌𝐶 ̅
𝑖𝑛 ) + 𝑌𝐶𝑖𝑛 (𝑋 + 𝑋)

̅̅̅̅̅̅̅̅̅̅
F(𝐶𝑜𝑢𝑡 ) = 𝑋̅(𝑌 ⊕ 𝐶𝑖𝑛 ) + 𝑌𝐶𝑖𝑛
5.3 Simulación de restador completo
V3
V1 V2 0V
0V 5V

X Y CIn
U1A L1
U2A U2B
Resta

U3A
L2
U4A
Out
U3B

U2C

Imagen 6. Simulación de restador completo

5.4 Cronograma de tiempo

0 40 80 120 160 200 240 280 320 360 400 440 480 520 560 600 640 680 720 760 800 840 880 920 960
Out

Resta

CIn

Imagen 7. Cronograma de tiempo de restador completo


6. Conclusiones

 El F(Cout) tanto en el restador como en el sumador tendrá un estado lógico


verdadero cuando al menos dos de las entradas tengan este mismo estado.
 Con la realización del Sumador Completo y el Restador Completo se identificó la
función de cada uno de los pines de las compuertas utilizadas en la
implementación de los circuitos en la protoboard.
 Se debe usar una resistencia por cada pin usado del Disiwtch.
 Se debe verificar el correcto funcionamiento de cada una de las conexiones y
acarreos de salida.
7. Bibliografía

 http://sistemasdigitalesunefa401.blogspot.com.co/
 http://mecanica.umsa.edu.bo/Libros/Lab6Apa.pdf
 https://www.docsity.com/es/informe-lab-sumador-restador/2110011/
 http://www.ladelec.com/teoria/electronica-digital