Práctica. Diseño de Cktos contadores.

1. Diseñe un generador de señal de reloj con salida reforzada realizado en base a un 74hc14 cuya
frecuencia de salida sea de 500Khz, sabiendo que su periodo T viene dado por R*C/1.2 donde R debe ser
menor o igual a 10Mohms. Note que el 74hc14 vienen 6 inversores con disparador de Schmitt

2. Presente el símbolo lógico y la tabla de verdad del fip-flop contador con carga paralela, entrada de
habilitación de conteo y entrada de reloj de atraso.

3. Utilice el flip-flop del ejercicio 1 para diseñar un contador asincrónico ascendente y natural de 3 bits.

4. Obtenga las formas de onda en las salidas Q2, Q1 y Q0 del contador del ejercicio 3.

5. Suponga que cada flip-flop contador presenta un tiempo de propagación o de atraso de 12ns. Cuanto
sería la frecuencia máxima que pudiese tener la señal de reloj que se aplique al contador del ejercicio 3.

6. Suponga que al contador del ejercicio 3 se le agregan 2 flip-flops mas para realizar un contador con un
total de 5 bits (q4, q3, q2, q1, q0):

a. ¿Cuál sería el módulo de este nuevo contador? ________________

b. ¿Cómo se afectaría la frecuencia máxima de la señal de reloj?
c. Si se aplica la señal de reloj generada en el ejercicio 1. ¿Cuál sería la frecuencia de la señal que
se obtiene en la salida q3?
7. Presente el diseño de un contador sincrónico ascendente de módulo 12 usando los flip-flops del
ejercicio 2.
8. Modifique el diseño del ejercicio 7 para asegurar que cuando se recicle la energía siempre el contador
empiece desde “0000”
9. Modifique el contador del ejercicio 7 para que ahora sea descendente.

Los siguientes símbolos simplifican un contador sincrónico de cuatro bits con carga paralela y habilitación de
conteo.

ascendente descendente

10. Presente la solución para el ejercicio 9 usando ahora el símbolo del contador de cuatro bits.
11. Diseñe un contador binario de módulo 60 usando el símbolo lógico del contador de cuatro bits
12. Repita 11 pero ahora para un contador BCD.