Está en la página 1de 16

ELECTRONICA DIGITAL

PASO 3: DISEÑO DE CIRCUITOS COMBINACIONALES.

PRESENTADO POR:
JEISON MENDOZA FERREIRA
CODIGO: 1082957986
CEAD: PLATO

PRESENTADO A:
TUTOR
MARIO RICARDO ARBULU

GRUPO: 243004_36

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA


ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E
INGENIERÍA

INGENIERÍA ELECTRONICA

PLATO MAGDALENA 2017


Actividades a desarrollar

Resolver los siguientes ejercicios:

Ejercicios a resolver.

1. Describa en VDHL un multiplexor 8 a 1. Las líneas de entrada


del multiplexor tienen 7 bits cada una. El diseño debe contener:
a. Un pantallazo de la descripción en VHDL.
b. Un pantallazo de la simulación, en el cual se debe evidenciar
el correcto funcionamiento del diseño.
Identificando las entradas verticalmente donde se ubica la línea amarilla y en “Value“ las
identificamos también.

A medida que se cambia el valor selector, cuando da 0, la salida es 11 que es la del primero.

2. Describa en VDHL un decodificador de 3 entradas.


El diseño debe contener:
a. Un pantallazo de la descripción en VHDL.
b. Un pantallazo de la simulación, en el cual se debe evidenciar
el correcto funcionamiento del diseño.
3. Describa en VDHL un codificador de 4 entradas, sin prioridad.
El diseño debe contener:
a. Un pantallazo de la descripción en VHDL.
b. Un pantallazo de la simulación, en el cual se debe evidenciar
el correcto funcionamiento del diseño.
4. Describa en VDHL un codificador de 4 entradas, con prioridad a
la entrada menor.
El diseño debe contener:
a. Un pantallazo de la descripción en VHDL.

b. Un pantallazo de la simulación, en el cual se debe evidenciar


el correcto funcionamiento del diseño.
5. Describa en VDHL el circuito que se muestra en la siguiente
figura. El diseño debe contener tres módulos diferentes y un
archivo de alto nivel, tal como se muestra en la siguiente figura.

El diseño debe contener:


a. Un pantallazo de la descripción en VHDL.
b. Un pantallazo con el RTL del alto nivel.
c. Un pantallazo de la simulación, en el cual se debe evidenciar
el correcto funcionamiento del diseño.

a. Un pantallazo de la descripción en VHDL.


b. Un pantallazo con el RTL del alto nivel.

-
c. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto
funcionamiento del diseño.

También podría gustarte