Universidad de Talca. Castro. PLL Digital.

Tarea 3 – Phase Lock Loop Digital

Castro Varas, Víctor Matías.
Vcastro10@alumnos.utalca.cl
Universidad de Talca


Resumen—En el presente informe se mostrará las
actividades realizadas para la tarea número 3, de la asignatura
Taller de Conversión Eléctrica. Se nos propuso programar un
PLL en un bloque C de PSIM, para así sincronizar un
rectificador a la red.
Fig. 1.- pPLL
Índice de Términos—Phase Lock Loop, Bloque C,
PSIM. A través de la transformada de park se utiliza para
la detección de la fase de la secuencia positiva del
voltaje trifásico, y con lo cual obtenemos.

I. INTRODUCCIÓN 2𝑉𝑎
𝑉𝐴 = (cos(𝜃))
UN PLL ES UN CIRCUITO REALIMENTADO QUE 3
MANTIENE UNA DIFERENCIA DE FASE CONSTANTE 2𝑉𝑏 2𝜋
𝑉𝐵 = (cos (𝜃 − ))
ENTRE UNA SEÑAL DE REFERENCIA Y LA SALIDA DE UN 3 3
OSCILADOR [1]. 2𝑉𝑐 2𝜋
𝑉𝐶 = (cos (𝜃 + ))
CUANDO NO HAY UNA SEÑAL APLICADA EN LA 3 3
ENTRA DEL SISTEMA, LA TENSIÓN QUE CONTROLA Con lo que se calcula
VCO TOMA UN VALOR 0. VCO OSCILA A UNA 𝑑(𝑘) = 𝑉𝐴 + 𝑉𝐵 + 𝑉𝐶
FRECUENCIA, 𝑓0 CONOCIDA COMO FRECUENCIA LIBRE
DE OSCILACIÓN [2]. Una vez calculado lo anterior, es necesario
continuar con las ecuaciones de cada bloque. Las
cuales se obtienen a través de su función de
transferencia en el plano Z.
II. EXPERIENCIA Para el bloque LPF:
𝑌(𝑧) 𝛼
Considerar el diagrama de bloques de un pPLL – =
utilizado para sincronizar un rectificador de 𝑋(𝑧) 1 + (𝛼 − 1)𝑧 −1
voltaje de la red en el cual se conecta. Suponiendo
que el voltaje de la red de 50 Hz, tiene un 10% de Luego de despejar y ordenar la ecuación se obtiene
ruido (usar fuentes random en PSIM para simular que la salida 𝑌(𝑧) con respecto a la entrada 𝑋(𝑧), es
el ruido).
La figura siguiente muestra el diagrama de bloques 𝑌(𝑧) = 𝑌(𝑧) + 𝛼(𝑋(𝑧) − 𝑌(𝑧))
del PLL
Donde, según la figura 1, se observa que la entrada
𝑋(𝑧) corresponde a 𝑑(𝑘).

El siguiente bloque del sistema corresponde al

control PI, el cual ya ha sido utilizado anteriormente,
Universidad de Talca. Castro. PLL Digital. 2

y tiene como ecuación

𝑇𝑠
𝑃𝐼 = 𝑃𝐼 + 𝑌(𝑧) × 𝐾𝑝 × (1 + ) − 𝑌(𝑧 − 1) × 𝐾𝑝
𝑇𝑛

Donde 𝑃𝐼 es la salida del bloque del control, 𝑌(𝑧)

es la entrada, la cual corresponde a la salida del
bloque anterior. 𝑇𝑛 es el tiempo integral, 𝐾𝑝 la
constante proporcional y 𝑇𝑠 el periodo.

Finalmente el último bloque corresponde al bloque

VCO, que tiene como ecuación:

𝑉𝐶𝑂 = 𝑉𝐶𝑂 + 𝑇𝑠 (𝑃𝐼 + 𝑊𝑐 )

Donde 𝑃𝐼 es salida del bloque anterior, 𝑊𝑐

corresponde a la frecuencia natural y 𝑉𝐶𝑂 la salida
del PLL.
Dentro de la simulación se programó un bloque C,
con todas las ecuaciones mostradas anteriormente.
La figura siguiente muestra el código utilizado y el
modelo de la simulación.
Fig.3 – Código implementado
B) Mostrar en la salida tres voltajes
sincronizados y comparar con las entradas Va,
Vb y Vc.
Los voltajes de salida sincronizados se muestran en
la figura siguiente, cabe decir que tienen amplitud
unitaria.

Fig. 4 – Voltajes Sincronizados

Las siguientes figuras muestran la comparación de

cada voltaje de entrada con el voltaje sincronizado,
Fig. 2 – Sistema simulado en PSIM para este caso se utilizó una constante proporcional
Se puede observar que la señal de ruido (random) de 200 para poder visualizar de mejor manera ambas
se suma a cada señal trifásica de la fuente. curvas.

A) Programar en un bloque C de PSIM, el código

pPLL que sea capaz de sincronizarse con los
voltajes de entrada. (Suponga una frecuencia
de muestreo de 10kHz – usando bloques
“ZOH” de PSIM)
La figura siguiente muestra el código utilizado
Fig. 5 – Comparación Voltaje Va vs Va sincronizado
Universidad de Talca. Castro. PLL Digital. 3

Fig. 6 – Tiempo de adquisición Va (aproximado)

Fig. 11 – Comparación Voltajes trifásicos

III. CONCLUSIONES
Fig. 7 – Comparación Voltaje Vb vs Vb sincronizado
Se puede observar que la implementación de
bloques C ayuda a comprender de mejor forma la
función de cada bloque del pPLL, al llevarnos a
analizar cada función de transferencia para obtener
las ecuaciones de estado.
Fig.8 – Tiempo de adquisición Vb (aproximado)
A pesar de no ser una experiencia sencilla, al
comienzo, luego de comprender qué buscábamos se
fue tornando más simple, permitiéndonos realizarla
de buena manera.

IV. REFERENCIAS
[1]http://www.huarpe.com/electronica2/capitulo/capitulo09/ht
Fig. 9 – Comparación Voltaje Vc vs Vc sincronizado ml/pll.html

[2] http://www.qi.fcen.uba.ar/materias/iqi/pll.html

[3] Carlos Baier Fuentes. “Algoritmos PLL Digitales para

Rectificación PWM”

Fig. 10 – Tiempo de adquisición Vc (aproximado)

Se puede observar que los tiempos de adquisición

son aproximadamente iguales, esto muestra que la
señal trifásica ya se encuentra sincronizada. El
tiempo de adquisición corresponde al tiempo que
tarda el sistema para engancharse, es decir
sincronizarse con la señal.
Finalmente la figura siguiente muestra ambos
voltajes trifásicos (de entrada y sincronizados).