Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Presentacion VHDL y Fpga
Presentacion VHDL y Fpga
www.emtech.com.ar
Temario del curso
EmTech 3PA1
FPGA usadas
Actel
Temario
Introducción
Circuitos Digitales
FPGAs
Flujo y Herramientas de Diseño
Diseño para Síntesis
Simulación
Ejemplos
Introducción
Diseño Sincrónico
El problema de diseño y análisis se simplifica mucho
si se usa un reloj que “marca el ritmo” de todo el
circuito.
¿Qué pasa si ese ritmo no existe? Hay que coordinarse muy bien para
que no se caigan las cosas!
Diseño Sincrónico
El diseño queda como a interconexión elementos
sincrónicos (flip-flops) y combinacionales.
Almacenamiento
Almacenamiento
Salidas
Logica de Logica
(Registros)
(Registros)
Entradas
Proximo de
Estado Estado Estado Salida
Siguiente Actual
Reloj
Resumen
Para implementar circuitos digitales:
Lógica combinacional
Elementos secuenciales
Interconexiones
Para automatizar la implementación:
Estructura regular y diseño sincrónico
Librerías de bloques básicos llamados primitivas,
equivalentes a lógica de integración media
FPGAs
Elementos lógicos
Interconexiones
Bloques de entrada-salida
Elementos especiales
FPGAs
Entradas
FPGAs
Interconexiones
Mediante llaves
pueden conectarse
diferentes señales
entre sí.
Las conexiones son
jerárquicas para dar
mas flexibilidad y
velocidad
FPGAs
Bloque de Distribución
entrada salida de reloj
FPGAs
Bloques DSP
Flujo y Herramientas
de Diseño
Flujo de diseño
Descripción
del diseño
Simulación
ó
Síntesis
Diseño
Entrada1=’0'
Entrada2=’x'
Inicial
Salida = “001”
Entrada1=’1'
Entrada2=’x'
Almacenamiento
Almacenamiento
Entrada1=’x'
Logica de Logica Salidas
(Registros)
(Registros)
Entrada2=’x
Entradas
Proximo de
Estado Estado Salida
Estado
Actual Entrada1=’0' Estado1
Siguiente Estado4 Entrada2=’x' Salida = “010”
Salida = “111”
Estado2
Estado3
Entrada1=’x' Salida = “011”
Salida = “100”
Entrada2=’x
Diseño
Guillermo Güichal
EmTech
info@emtech.com.ar
www.emtech.com.ar
También: www.fpga.com.ar
info@fpga.com.ar