Documentos de Académico
Documentos de Profesional
Documentos de Cultura
CURSO:
JURADO DE SISTEMAS BASADOS EN
MICROPROCESADORES
TITULO:
RECURSOS Y APLICACIONES BASADOS EN
MICROPROCESADORES (TEORIA - II Fase)
ALUMNO:
RUEDA KUONG FRANK EDNER JAVIER
AREQUIPA – PERÚ
2008
1
INDICE
1.1 INTRODUCCION 4
2
1.6.3. OTRAS TOPOLOGÍAS: BUSES PARA DISPOSITIVOS DE
DISTINTAS VELOCIDADES 16
3
RECUSRSOS Y APLICACIONES BASADOS EN
MICROPROCESADORES
1.1. INTRODUCCION
En todas las transferencias existe un emisor y puede que varios receptores, como los
buses están compartidos es necesario implementar mecanismos que aseguren que nunca
va a haber más de un dispositivo controlando el estado (nivel de tensión) de las líneas
del bus.
Cualquier periférico necesita un módulo adicional que permite realizar la conexión del
mismo con los buses del sistema de microprocesador, este módulo se denomina
interface.
4
Las operaciones de E/S se realizan a través de una serie de dispositivos externos que
suministran un medio para intercambiar datos con el mundo exterior.
El dispositivo externo se conecta con el computador a través de un enlace o bus que va a
uno de los módulos de E/S, este enlace sirve para programar, las operaciones,
intercambiar datos, comprobar el estado del periférico y el resultado de la operación.
Los dispositivos periféricos son muy diversos. Una forma de clasificarlos es teniendo en
cuenta:
Comportamiento: E, S o almacenamiento.
Destino de la comunicación: Humano o máquina.
Tasa de datos: Velocidad de transmisión.
5
1.2.2. CLASIFICACION DE DISPOSITIVOS DE E/S SEGÚN
TANENBAUM:
6
Dispositivos de Caracteres: maneja la información mediante un flujo de
caracteres sin estructurarlos en bloques (Mouse, teclado, impresora)
E/S Programada
E/S Dirigida por interrupciones
E/S por acceso directo a la memoria(DMA)
7
1.2.2.2. E/S DIRIGIDA POR INTERRUPCIONES
8
exactamente que dispositivo está interrumpiendo. Esta alternativa
excluye procesamiento simultáneo de E/S.
9
1.2.2.3. E/S CON ACCESO DIRECTO A MEMORIA:
10
DMA CON BUSES INDEPENDIENTES
De acuerdo a ello, un módulo de E/S debería constar de 2 interfaces: una interna (Al
microprocesador y a la Memoria) y otra externa (a los periféricos).
CONTROL Y TEMPORIZACIÓN.
DETECCIÓN DE ERRORES.
11
Como el microprocesador se comunica con los periféricos de forma impredecible
(depende de las necesidades de E/S del programa), los recursos internos se
comparten para realizar una serie de actividades.
12
El acceso directo a memoria permite a cierto tipo de componentes del ordenador
acceder a la memoria del sistema para leer o escribir independientemente de la CPU
principal. Muchos sistemas hardware utilizan DMA, incluyendo controladores de
unidades de disco, tarjetas graficas y de sonido. DMA es una característica esencial en
todos los ordenadores modernos, ya que permite a dispositivos de diferentes velocidades
comunicarse sin someter a la CPU a una carga masiva de interrupciones.
Cabe destacar que aunque no se necesite a la CPU para la transacción de datos, sí que se
necesita el bus del sistema (tanto bus de datos como bus de direcciones), por lo que
existen diferentes estrategias para regular su uso, permitiendo así que no quede
totalmente acaparado por el controlador DMA.
Una de las tareas más comunes de una computadora es mover datos entre los puertos
E/S y memoria o desde un lugar en la memoria a otro. La CPU puede realizar esta tarea,
pero los sistemas de cómputo modernos proporcionan una pieza de hardware que puede
mover datos independientemente de la CPU, liberándola para que realice otras tareas.
Este componente es el acceso directo a memoria (DMA). En esencia un DMA es un
microcontrolador especializado optimizado para transferir bloques de datos de un lugar
a otro.
La E/S con interrupciones, aunque más eficiente que la E/S programada, también
requiere la intervención del CPU para transferir datos entre la memoria y el módulo de
E/S.
13
es realizada por el manejador de dispositivo (rutina). Se indica al
controlador de DMA a través de bits de control en un registro de control
pare que inicie la operación de E/S. Mientras tanto el CPU puede llevar a
cabo otras operaciones. El controlador de DMA interrumpe el CPU
cuando la transferencia ha sido terminada . El CPU interviene solo al
comienzo y al final de la transferencia.
14
Existen buses que conectan dispositivos rápidos (microprocesadores y Memoria) por lo
que se usan líneas cortas formadas por pistas en el circuito impreso, en el caso de
conexiones externas se usan cables con múltiples hilos.
En una zona intermedia se encuentran los buses de expansión que permiten la conexión
de las placas o “tarjetas” de interfase (ranuras o slots).
En función de estos parámetros el dispositivo que fija el estado de las líneas debe
suministrar más o menos corriente al bus.
Está corriente es suministrada por CI denominados drivers de bus los cuales convierten
las señales eléctricas locales de los CI en señales adecuadas al estándar de bus,
eliminando, en lo posible, ruidos e interferencias.
La longitud de las pistas puede no ser la misma. Para bajas frecuencias, esto no tiene
importancia, pero para altas frecuencias puede ser un factor crítico.
Para casos más graves (señales de reloj) se usan drivers especiales que generan la
misma señal de reloj con diferentes retrasos para que la señal llegue al mismo tiempo a
todos los dispositivos.
También es necesario especificar los niveles de tensión que acepta el bus, y los tipos de
salida de los drivers de bus para evitar interferencias.
TOTEM-POLE:
COLECTOR ABIERTO:
15
consumo de corriente (resistencia pull-up) se usan las puertas
triestado.
TRIESTADO:
Alimentación
Datos
Direcciones
Control
Los dispositivos se agrupan por sus necesidades de velocidad y ancho de banda, los
dispositivos dentro de un grupo comparten un mismo bus y el conjunto de todos los
buses forman una jerarquía, con la separación de los buses se reducen los retrasos de
señal y el riesgo de que el bus sea un cuello de botella.
16
El bus local entre el procesador y la memoria caché aísla el tráfico de E/S
del procesador se puede transferir información entre la memoria y la E/S
sin interrumpir la actividad del procesador, el bus de expansión reduce el
tráfico en el bus del sistema, la transferencia entre la memoria caché y
memoria principal se pueden realizar de forma más eficiente. Se pueden
realizar una transferencia de memoria caché a memoria principal al
mismo tiempo que el interfaz recibe datos desde un dispositivo de E/S.
Conversión de líneas del bus: Los buses pueden tener utilizar señales
distintas para realizar funciones similares
17
1.7. PROTOCOLO DE BUSES
Describe el conjunto de reglas mediante las que se ponen de acuerdo el maestro de bus y
el esclavo.
18
Las transferencias están gobernadas por una única señal de reloj
compartida por todos los dispositivos, cada transferencia se
realiza en un número fijo de periodos de reloj (1 en el ejemplo).
Los flancos del reloj (de bajada en el ejemplo) determinan el
comienzo de un nuevo ciclo de bus y el final del ciclo anterior
TEMPORIZACIÓN:
Tiempo de decodificación (decode time): Tiempo
necesario para que slave decodifique la dirección
Tiempo de estabilización (setup time): Tiempo antes del
flanco de reloj que deben permanecer estables las señales
para asegurar su correcto almacenamiento
Tiempo de permanencia (hold time): Tiempo después del
flanco de reloj que deben permanecer estables las señales
para asegurar su correcto almacenamiento
Tiempo de desplazamiento relativo de las señales (skew
time): Diferencia de tiempo entre las llegadas al receptor
de dos señales que partieron del emisor simultáneamente
Todos los eventos tienen lugar en un instante de tiempo específico sincronizadas con una
señal de reloj, cualquier transferencia consta de un número fijo de ciclos de reloj.
VENTAJAS:
19
Fácil de interpretar por lo que el bus puede alcanzar altas velocidades (Mayor
velocidad en relación a protocolo asíncrono).
Simplicidad (de diseño y de uso).
Sólo se necesita una señal (reloj) para llevar a cabo la sincronización.
Mayor velocidad (en relación a protocolo asíncrono).
DESVENTAJAS:
Debido a los tiempos fijos puede haber problemas de sincronización por los
diferentes retrasos.
El periodo de reloj se tiene que adaptar a la velocidad del dispositivo más lento
(por lo que suele usarse para conectar dispositivos homogéneos).
No existe confirmación de la recepción de los datos, la necesidad de distribuir la
señal de reloj limita la longitud del bus.
20
La ocurrencia de un evento depende únicamente de la ocurrencia de un evento anterior.
Para coordinar la transferencia es necesario un protocolo, que es un conjunto de pasos
donde sólo se llega a la siguiente etapa si el emisor y el receptor están de acuerdo.
VENTAJAS:
DESVENTAJAS:
LECTURA ASÍNCRONA
21
Las transferencias se rigen por una única señal de reloj.
Cada transferencia puede ocupar uno o varios periodos de reloj.
Existen versiones síncrona y asíncrona.
Se usa cuando es necesario aumentar el ancho de banda del bus.
Realizan la transferencia de mas de una palabra (bloque).
Se especifica solo la dirección de comienzo ya que se supone que
las siguientes son consecutivas.
Muy usado en los buses del microprocesador para acceder a zonas
de memoria y almacenarlas en caché.
22
master envía al slave la petición de lectura y deja el bus libre,
cuando el slave dispone del dato solicitado, inicia un ciclo de bus
y envía el dato al master (slave actúa como master del bus)
Desventajas:
La función principal es que impide que varios módulos usen el bus en forma simultánea
CARACTERÍSTICAS:
FUNCIÓN:
23
Sistema multiprocesador
La forma más simple consiste en que no haya arbitraje, o sea un solo
microprocesador controla el bus.
La alternativa es tener varios maestros de bus con algún mecanismo
de arbitraje de bus.
Distribuidos: Todos los módulos deciden entre sí cual será el próximo maestro.
Protocolo de líneas de identificación.
Protocolo de códigos de identificación.
La línea de concesión de bus (grant), recorre los dispositivos desde el mas hasta
el menos prioritario. Las prioridades se determinan en función de la posición del
dispositivo en el bus.
24
Se emplean también múltiples líneas de petición de bus, pero ahora cada
dispositivo determina de forma independiente si el es el solicitante de
mayor prioridad sin necesidad de un arbitro.
FUNCIONAMIENTO:
DESVENTAJAS:
M0 M1 Mn-1
ID0
ID1
IDn-1
FUNCIONAMIENTO:
25
M0 M1 Mk-1 Siendo k 2n
ARB
0
ARB
1
ARBn-1
Los enlaces con el exterior conectan los controladores de E/S con sus dispositivos
periféricos asociados.
Ejemplos de estos enlaces son los buses dedicados de E/S que conectan la impresora
con el ordenador (interfaz centronics), el cable del módem (interfaz RS232), los cables
de los discos (interfaz IDE, SCSI, S-ATA), el cable del teclado o incluso el de un ratón.
El objetivo a la hora de diseñar estos elementos es doble. Por una parte, para los
dispositivos que necesitan un ancho de banda pequeño se trata de diversificar lo más
posible los protocolos Para poder conectar un mayor abanico de dispositivos diferentes,
como por ejemplo, pone de manifiesto el bus USB. Sin embargo para otros dispositivos,
como los de almacenamiento masivo, el objetivo principal del enlace con exterior es el
de incrementar el ancho de banda al máximo.
Los buses de E/S se utilizan en las operaciones de E/S para llevar los datos desde
el periférico hacia su controlador. Como ejemplos se puede citar la conexión
existente entre el disco duro y su controlador, la conexión con la impresora o con
un terminal serie y y también la conexión a una red informática.
Las operaciones que tienen lugar y los protocolos que se siguen en las
transferencias se unifican en una serie de estándares que hacen más fácil la
interconexión de dispositivos con características similares. A todos los elementos
hardware y software que hacen posible la conexión entre dos unidades diferentes
se les denomina interfaz. Esta interfaz debe estar diseñada según las
características del periférico al que se accede para poder obtener el mayor
rendimiento posible. Normalmente se distingue entre interfaces serie e interfaces
paralelas.
26
Interfaz serie: Se utiliza una única línea para transmitir los datos, interfaz
paralela: Se utilizan varias líneas de datos para transmitir múltiples bits de forma
simultánea.
27
Las tasas de transferencia de datos se miden en baudios. Los
baudios indican el número de veces que puede cambiar una señal
línea de transmisión por segundo. En una interfaz serie, las
señales cambian siempre a la misma frecuencia se realiza una
codificación binaria de la información de forma que cuando se
quiere enviar un ‘1’ se pone la línea a nivel alto y cuando se
quiere enviar un ‘0’ se pone la línea a nivel bajo. En este caso los
baudios coinciden con el número de bits por segundo transferidos
si se incluyen también los bits de comienzo, de fin y el de paridad.
28
ordenador personal y un módem, aunque actualmente se utiliza
con muchos otros propósitos para enviar datos de forma
serializada.
29
En las transferencias full-duplex, utilizadas por ejemplo, en la, en
la mayoría de las conexiones con los módems, se pretende que no
hayan esperas, por lo que a veces no se utilizan las líneas de
sincronización DTR, DSR, RTS y CTS, que permanecen activas
durante todo el tiempo (por ejemplo, en el caso de la
configuración null-modem : modem-nulo).
30