Documentos de Académico
Documentos de Profesional
Documentos de Cultura
ENGENHARIA ELTRICA
O
LABORATRIO N 1: RESPOSTA EM FREQUNCIA EM CIRCUITOS RC
fC1 1 fC2 2
TR1 1 TR2 2
=1,442.t1/2 =
= 0, 7213.t 3/4 =
= 0, 4552.RiseTime =
Itajub, MG, julho de 2016
UNIFEI / IESTI : Egon Luiz Muller & Kazuo Nakashima 1 UNIFEI-IESTI Kazuo Nakashima & Egon Luiz Muller Jr 2
ELT 212/413/056 ELETRNICA ANALGICA II
O
LABORATRIO N 2: RESPOSTA EM FREQNCIA EM AMPLIFICADORES freq Vi Vo Av Av dB freq Vi Vo Av Av dB
Disciplina Turma P Lab / Bancada Data Nota Hz Vpp Vpp Vo/Vi dB Hz Vpp Vpp - dB
10 10k
500 500k
www.elt09.unifei.edu.br ... Arquivos Adicionais ... PDF2008
www.elt09.unifei.edu.br/roteiroslab/ELT413_Lab1r.pdf 1k 1M
www.elt09.unifei.edu.br/roteiroslab/EEL211_Lab9r.pdf 2k 2M
Objetivos: 5k 5M
V CEQ
RC
I CQ
RF CO V OPP Max
Ci A V - fo
CF
CE f 1 Ci
f 1 Co
RL f 1 CE
VS
RE1
RE2
f1
f2
V CC Ci Co CE CF BW
15 V 1 F 10 F 10 F 100 pF
**f 1
**f 2 1 2 3 4 5 6 7 8 9 1 2 3 4 5 6 7 8 9 1 2 3 4 5 6 7 8 9 1 2 3 4 5 6 7 8 9 1
RC R E1 R E2 RL RF
UNIFEI / IESTI / GEB: Egon Luiz Muller & Kazuo Nakashima 1 UNIFEI-IESTI Kazuo Nakashima & Egon Luiz Muller Jr 2
ELT212/413/056 ELETRNICA ANALGICA II
LABORATRIO NO 3: AMPLIFICADOR EC (RETAS DE CARGA DC E AC E PONTO QOT)
UNIFEI - IEE/DON Kazuo Nakashima & Egon Luiz Muller Jr 1 UNIFEI - IEE/DON Kazuo Nakashima & Egon Luiz Muller Jr 2
ELT 212/413/056 ELETRNICA ANALGICA II
LABORATRIO NO 4: AMPLIFICADOR EC E CC EM CASCATA - ROUT
E &LUFXLWR RC R E2 VCC = +15V
Disciplina Turma P Lab / Bancada Data Nota Rout = RL o 1
2k 2k
Vo RF Co= 10F
Eo R out (??) Vo 200k
Ci
matricula nome assinatura
1F 4
4
RL RL
2M
R E1
2k
100
www.elt09.unifei.edu.br ... Arquivos Adicionais ... PDF 2008
www.elt09.unifei.edu.br/roteiroslab/ELT413_Lab3r.pdf 9. Rin: Instalar um resistor RS de 10k em s-
rie com o gerador de sinais Ei. Medir a ten- 10. Repetir os procedimentos de 1 ao 9 para es-
so antes e depois deste resistor, respecti- te novo circuito.
Objetivo: Determinar experimentalmente: O amplificador Emissor Comum o respon- vamente Ei e Vi. Verificar se o sinal de sada 11. ATENO: VCEQ2 deve estar entre 1/3 e 1/2
svel pelo ganho de tenso. no est ceifado. Calcular Rin. Repetir este de VCC. Altere o valor de RF se necessrio.
1. Ponto de operao quiescente.
procedimento para RL=2k e 2M.
2. Ganho de Tenso Av Vo Vc Rc-ac
AV = = = RS Tabela 1 Valores medidos
3. Vopp mximo sem ceifamento. Vi Vb Re-ac + re, Rin = Circuito 1 Circuito 2
Ei
4. Resistncia de Entrada Rin Rc = RC // RL 1
Vi VCEQ1
5. Resistncia de Sada Rout Re = RE
Ei Rs Vo ICQ1
, 25 mV
Amplificador Emissor Comum r =
e VCEQ2 x
IE
ICQ2 x
VCC = +15V 1. Montar o circuito DC, ligar Vcc e medir o pon- Rin(?)
to de operao do transistor. VCEQ e RL 2 M 2 k 2 M 2 k
RC ICQ=VRC/RC. VCEQ deve estar entre 1/3e 1/2 de
AV=Vo/Vi
RF VCC. Altere o valor de RF se necessrio.
2k
200k 2. Instalar o gerador de sinais Ei com capacitor Vopp max
Co= 10F
de entrada Ci. Preste ateno na polaridade Rin
Ci
VO deste capacitor eletroltico. Observe que para RL=2M, ganho de tenso
1F Vc maior, a resistncia de entrada menor devido Rout
Vb 3. Instalar RL =2M com o capacitor Co=10uF.
ao efeito Miller.
4. Observar Vi =Ei e Vo atravs do osciloscpio. Obs: como o emissor seguidor proporciona este
Ve RL Uma vez que o coletor do transistor funciona
CH1=Vi e CH2=Vo como fonte de corrente, o ganho de tenso casamento de impedncia, podemos aumentar o
Ei = Vi 2M valor das resistncias do estgio emissor co-
RE 5. Vopp max: Aumentar a amplitude de Vi at muito dependente do valor da carga RL devido
2k ao alto valor da impedncia de sada do circuito. mum, aumentando assim a impedncia de en-
100 ocorrer ceifamento em Vo. Medir e anotar trada do circuito. RC=20k, RE=1k. RF=2M.
Vopp Max. Melhorando Rout
6. Av: Medir o ganho de tenso e preencher a Para minimizar este efeito, ou seja, diminuir o
Tabela 1. O sinal de sada no deve apresen- efeito da carga sobre o ganho de tenso, instala-
tar distoro. Reajuste Vi se necessrio Con- remos um estgio coletor comum (emissor se-
11 %&1
13 %&3 sidere este valor como Eopp. guidor) em cascata ao emissor comum. Observe
que adotamos o acoplamento direto entre os
7. Rout: Substituir RL para 2k e medir Vopp.
dois estgios.
Calcular o ganho de tenso. Ateno, manter
(%& &%( Vipp constante.
9,672'()5(17( 8. Calcular a resistncia de sada Rout
Itajub, MG, Julho de 2016
UNIFEI - IEE/DON Kazuo Nakashima & Egon Luiz Muller Jr 1 2 UNIFEI - IESTI Kazuo Nakashima & Egon Luiz Muller Jr
ELT212/413/056_L AB 5: Experincias com Amplificadores Operacionais - Fundamentos
1) C OMPARADOR I NVERSOR Mude o comando do osciloscpio para 2) C OMPARADOR NO INVERSOR 3) AMPLIFICADOR NO INVERSOR
operao x-y (x = v i ). Desenhe a forma
5I N
de onda indicando corretamente os eixos
x-y (ou ponto 0-0). Voc estar obser-
vando a funo de transferncia deste 5L N
circuito.
9R
XY 9L N
N
9SS
Ligar primeiro a fonte de alimentao de Trig:CH1
15V e depois o gerador de sinais (vi ) e
as pontas de prova do osciloscpio.
Trig:CH1
Ajustar o gerador de funes em:
SENO, 100Hz, 20Vpp.
Observe v i =f(t) e v o =f(t). Faa um posi-
cionamento, vertical e horizontal ade-
quado. Desenhe as formas de onda indi- CH1:5V/DIV CH2:5V/DIV H: X
cando o nvel zero, amplitudes e tempos.
Ajuste os comandos do osciloscpio con- Para centrar o eixo, mude a chave AC-
forme indicado no oscilograma. Na parte GND-DC de CH1 para GND. Posicione o
CH1:5V/DIV CH2:5V/DIV H:2mSEC/DIV
inferior esto definidos pela ordem. trao horizontalmente atuando no boto
HORIZONTAL POSITION. Volte esta chave
CH1=5V/DIV-DC XY
para posio DC.
CH1:2V/DIV CH2:2V/DIV H:2mSEC/DIV
CH2=5V/DIV-DC
Mude a chave AC-GND-DC de CH2 para
H=2mSEC/DIV. posio GND. Posicione o trao verticalmen- XY
te atuando no boto VERTICAL POSITION
Trig:CH1 de CH2. Volte esta chave para posio DC.
Observe que no eixo X o sinal ocupa 4 di-
vises de 5V/DIV, ou seja, 20Vpp.
No eixo Y o sinal varia entre V SAT+ e V SAT- ,
no necessariamente simtricas. O oscilo-
grama indica:
V SAT+ =+14,5V V SAT- =-14,5V. CH1:5V/DIV CH2:5V/DIV H: X
No desmonte o circuito. Siga os cinco
passos. Observe que a sada est saturada, muda
de estado quando e+=e- e que agora o sinal CH1:2V/DIV CH2:2V/DIV H: X
1) Desligue o Gerador de Sinais Vi de sada tem a mesma polaridade do sinal
CH1:5V/DIV CH2:5V/DIV H:2mSEC/DIV de entrada uma vez que estamos aplicando O sinal de sada no satura devido rea-
2) Desligue a fonte de alimentao Vcc.
o sinal de excitao na entrada no inverso- limentao negativa e tem a mesma polari-
No AmpOp em malha aberta o Vo estar 3) Modifique o circuito ou mude apenas o ra do AmpOp . dade do sinal de entrada porque estamos
sempre saturado. Gerador de sinais de posio, se neces- aplicando o sinal de excitao na entrada
srio. no inversora do AmpOp .
VSat + ( e+ e ) > 0 No desmonte o circuito. Siga os cinco
4) Ligue a fonte de alimentao Vcc. Neste amplificador
VSat ( e+ e ) < 0 passos.
5) Ligue o Gerador de Sinais. Complete o circuito conforme o diagrama Vo R f 20k
Observe no oscilograma acima que o Am- = +1 = +1 = 3
Ateno: O procedimento de desligar o ge- esquemtico do amplificador no inversor Vi Ri 10k
pOp muda de estado quando e-=e+, neste
rador de sinais antes da fonte de alimenta- instalando um resistor de 20k entre o ter-
caso igual a zero. No desmonte o circuito. Siga os cinco
o Vcc necessrio para evitar uma poss- minal de sada (pino 6) e o terminal de en-
Observe ainda que a sada muda para vel queima acidental do AmpOp.Um AmpOp trada inversor (pino 2), fechando uma REA- passos. Mude apenas o Gerador de sinais
negativo quando ao sinal de entrada vai pa- desligado pode ser queimado pelo sinal de LIMENTAO NEGATIVA. de posio
ra positivo. O sinal de sada tem polaridade excitao externo.
invertida em relao ao de entrada.
UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 3 UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 4
ELT212/413/056_L AB 5: Experincias com Amplificadores Operacionais - Fundamentos ELT212/413/056_L AB 5: Experincias com Amplificadores Operacionais - Fundamentos
4) AMPLIFICADOR INVERSOR 5) C OMPARADOR COM HISTERESE INVERSOR . 6) C OMPARADOR COM HISTERESE NO INVER- 7) M ULTIVIBRADOR - O SCILADOR DE RELAXA-
SOR . O .
5I N
9L 5L N
9SS 9R
N
N
Trig:CH1
Trig:CH1
Trig:CH1
Trig:CH2
UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 5 UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 6
ELT212/413/056_L AB 5: Experincias com Amplificadores Operacionais - Fundamentos ELT212/413/056_L AB 5: Experincias com Amplificadores Operacionais - Fundamentos
UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 7 UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 8
ELT 212/413/056 ELETRNICA ANALGICA II
LABORATRIO NO 6: AMPOP - AMPLIFICADOR DIFERENCIAL COM GANHO AJUSTVEL PROJETO (MEMORIAL DE CLCULO) E CONCLUSES
FINAIS
Disciplina Turma P Lab / Bancada Data Nota
RESULTADOS EXPERIMENTAIS
9 5L 5
9R
9 5 5 Av min
Av max
(1 )Vo 5V
5 P5
Vopp max
BW
5S
.Vo
AVCM
)LJXUD &LUFXLWRGR
DPSOLILFDGRUGLIHUHQFLDOGH .Vo CMRR
JDQKRDMXVWiYHOXWLOL]DQGR 5R
XP~QLFRDPSOLILFDGRU PBW(20Vpp)
RSHUDFLRQDO
Slew Rate
UNIFEI / IESTI : Egon Luiz Muller & Kazuo Nakashima 1 2 UNIFEI IESTI - Kazuo Nakashima & Egon Luiz Muller Jr
ELT 212/413/056 ELETRNICA ANALGICA II PROJETO (MEMORIAL DE CLCULO) E CONCLUSES
O
LABORATRIO N 7: AMPOP FILTRO ATIVO PASSA-FAIXA FINAIS
RESULTADOS EXPERIMENTAIS
fo
fo mx
fo min
Ho
f1 (-3dB)
f2 (-3dB)
Figura 1- Circuito do Filtro Ativo Passa-Faixa MFB uti- BW
lizando um nico amplificador operacional.
Q
UNIFEI / IESTI: Egon Luiz Muller & Kazuo Nakashima 1 2 UNIFEI - IEE/DON Kazuo Nakashima & Egon Luiz Muller Jr
ELT 212/413/056 ELETRNICA ANALGICA II LABORATRIO NO 8: PROVA PRTICA
ELT 212/413/056 ELETRNICA ANALGICA II
O
LABORATRIO N 8: PPI PROVA PRTICA INDIVIDUAL
PPi: Avaliao
RECOMENDAES PARA PPI O ponto comum entre estas duas retas de carga Montagem/organizao 10
o ponto de operao quiescente, (VCE(Q), IC(Q)).
Tempo de execuo 20
Dois pontos da reta de carga AC so
1. Estudar o Roteiro 6 de ELT313 Amplificadores
Retas de carga 30 ,&VDW
com BJT (VCE(Q)+ Rac.IC(Q)); 0)
5
2. Montar o circuito de polarizao. Ligar a fonte (0; (IC(Q)+VCE(Q) / Rac)) Medies 40 DF
de alimentao Vcc. ,&&
Rac = Rc + Re 100
3. Medir VCE, deve estar entre 1/3 e 2/3 de Vcc.
Alterar RB se necessrio.
Rc = RC // RL
4 9P$
Re=resistencias AC do emissor Tempo de execuo: 40 minutos + 20 minutos
4. Ligar o gerador de funes atravs do capacitor (perde 1 ponto/minuto) 5'
eletroltico Ci. Ateno na polaridade deste &
Rc e Re so resistncias equivalentes Medir o ponto de operao do transistor
capacitor. Faa uma anlise cuidadosa para conectadas externamente ao transistor enquanto Medir o ganho de tenso VO1/Vi e VO2/Vi
,&P$',9
determinar a polaridade dos capacitores Desenhar as retas de carga DC e AC
eletrolticos. que re, uma resistncia interna ao transistor.
(X=2V/DIV; Y=1mA/DIV)
5. Observar a tenso Vi (CH1: 5V/DIV, DC) e a A amplitude da tenso na carga RL a mesma 9&(9',9 9&(FXW 9&&
tenso no coletor Vc (CH2: 5V/DIV, DC). do terminal do transistor onde ela est conectada.
6. Ajustar a amplitude de Vi at no ocorrer Rc
ceifamento na tenso de sada. A tenso no Vc(pp) = Vce(pp) R DC = R C + R E = 3k+1k = 4 k
coletor do transistor deve estar com polaridade Rac
VCC 16 V
invertida. A inverso de fase um bom indicio ICC = = = 4 mA
R R DC 4k
que o amplificador est funcionando. Ve(pp) = e Vce(pp)
Rac R ac = R c + R e = 1.5 k+ 0.5 k = 2 k
7. Ajustar a frequncia de forma que no exista
defasagem. Com o osciloscpio no modo X-Y a R c = R C //R L = 3k// 3k = 1.5 k
funo de transferncia deve ser uma reta.
R e = R E //R E 2 = 1k//1k = 0.5 k
8. Desligar a fonte de alimentao Vcc e completar
o circuito. Religar a fonte de alimentao Vcc.
VCQ 6V
IC-sat = ICQ + = 2.5 mA+ = 5.5 mA
Se necessrio reajustar a amplitude de Vi para R ac 2k
evitar a distoro. VCE-cut = VCEQ + R ac .ICQ = 6 + 2 k .2,5 mA = 11V
9. Medir as tenses (p-p) e calcular o ganho de
tenso.
Rac 2k
VCEQ(ot) = VCC = 16 = 5.333V
5 R ac + R DC 2 k+ 4 k
10. Mudar CH2 para observar Vo2. Este sinal deve DF
estar em fase e ter a mesma amplitude do sinal VCC 16
ICQ(ot) = = = 2.666 mA
de entrada. R ac + R DC 2 k+ 4 k
Vc Rc 1.5 k
RETA DE CARGA DC E AC = 3
5'
&
Vb Re+ re, 0.5 k+10
A reta de carga DC definida pela fonte VCC e Ve
1
pelas resistncias DC do coletor e do emissor, Vb
RDC= RC+RE.
RC RL RE RE2 RB
VCC = VCE + RDC .I C 3k 3k 1k 1k 300k
VCE = VCC RDC .I C VCC VCEQ ICQ AV1 AV2
Vcc=6 a 18V
I C = (VCC VCE ) / RDC
Rc= 1k a 3k 16V 6V 2,5mA -3 1
Dois pontos desta reta de carga DC so RL= 1k a 10k
RE= 10 a 200
(VCE; IC) = (VCC; 0) e (0; VCC/RDC)
RB= 100k a 300k
Para corrente alternada, os capacitores se
comportam como curto-circuito alterando o valor da
resistncia do circuito e conseqentemente a
inclinao da reta de carga AC.
UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 2
ELT 212/413/056 ELETRNICA ANALGICA II LABORATRIO NO 8: PROVA PRTICA ELT 212/413/056 ELETRNICA ANALGICA II LABORATRIO NO 8: PROVA PRTICA
UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 3 UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 4
ELT 212/413/056 ELETRNICA ANALGICA II LABORATRIO NO 8: PROVA PRTICA ELT 212/413/056 ELETRNICA ANALGICA II LABORATRIO NO 8: PROVA PRTICA
Avaliao Avaliao
Medies 80
Medies 40
Tempo 15
Desenhos 40
Organizao 5
Tempo 15
100
Organizao 5
100
Tempo de execuo: 40 minutos + 15 minutos
(perde 1 ponto/minuto)
Tempo de execuo: 40 minutos + 15 minutos
(perde 1 ponto/minuto) Determinar a faixa de ajuste de fo.
Determinar a faixa de ajuste da Histerese. Determinar o ganho de tenso Ho na frequncia
Desenhar a forma de onda de Vo(t) e forma de fo.
onda de Vo=f(Vi) para Histerese mxima. Determinar a largura de banda BW e o fator de
qualidade Q=fo/BW.
H Min H Max
Histerese fo max
Ho
BW
Q
fo min
Ho
BW
Q
UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 5 UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 6