Está en la página 1de 10

Informe

Diseo de contadores

1. Introduccin

Sin duda, los contadores son los bloques digitales ms utilizados, estando presentes en la mayor parte de
los sistemas digitales, habida cuenta del amplio nmero y diversidad de sus aplicaciones.

En primer lugar, el propio contaje directo de unidades que, adems de la informacin sobre nmero de
objetos, personas o sucesos, permite el control de dicho nmero; por ejemplo, controlar el nmero de
objetos a insertar en un envase, el nmero mximo de personas presentes en un recinto, Y la divisin de
frecuencias, consecuencia directa del contaje de sus pulsos, que ofrece la posibilidad de disminuir la
frecuencia de las seales y aumentar la unidad temporal que sealan sus perodos.

El tiempo es una variable omnipresente que afecta a todo tipo de procesos y actividades; adems, puede
ser aprovechada indirectamente para medir otros tipos de magnitudes. Los contadores son una buena
herramienta para el manejo de la variable tiempo, por cuanto que permiten medirla con precisin y
permiten, tambin, definir intervalos temporales precisos.

La forma de medir tiempos admite diversidad de opciones: desde la medida horaria propia de los relojes o
la medida con mayor resolucin y precisin que realizan los cronmetros, hasta la determinacin de
intervalos temporales precisos (temporizadores).

Asimismo, la medida de tiempos puede ser utilizada para medir velocidades (al recorrer espacios
conocidos) y distancias (conocida la velocidad con que se recorren). La distribucin del tiempo en partes
(multiplexado temporal) permite la generacin repetitiva de secuencias, la seleccin de seales y su medida
con un instrumento comn, la realizacin de temporizaciones sucesivas, el control temporal de procesos,
etc.

2. Problemtica

As como medir tiempos consiste en contar pulsos de frecuencia fija conocida durante el intervalo a medir;
el contaje recproco de pulsos durante un intervalo de tiempo fijo y conocido da como resultado la medida
de la frecuencia de los pulsos. Los frecuencmetros configuran otro campo de las aplicaciones de los
contadores, con utilidad para la caracterizacin de seales, medida de velocidades de motores, medida de
velocidad lineal de vehculos, medida de magnitudes codificadas en frecuencia. Por lo tanto, el aprendizaje
del funcionamiento de los contadores como una aplicacin de los flip flops estudiados en la materia es vital
para el posterior anlisis de otros circuitos digitales y para entender cmo funcionan los equipos utilizados
en los laboratorios, por ejemplo.

3. Objetivo

3.1.Objetivo general

Estudiar una de las aplicaciones de los flip flop tipo T.

3.2.Objetivos especficos
Disear un contador que cumpla con las condiciones impuestas por el diseador.
Aprender el proceso de diseo de un contador.

4. Fundamento terico

Un contador es un sistema secuencial con una sola entrada de informacin y varias salidas, la nica
informacin de estrada son los pulsos de reloj, tambin se puede decir que los contadores son asociaciones
de biestables (Flip Flops) que en respuesta a una seal de reloj cambia el valor binario de las salidas cuyas
combinaciones pueden estar estructuradas en un cdigo binario cualquiera.

En electrnica digital, Un contador (counter en ingls) es un circuito secuencial construido a partir


de biestables y puertas lgicas capaz de realizar el cmputo de los impulsos que recibe en
la entrada destinada a tal efecto, almacenar datos o actuar como divisor de frecuencia. Habitualmente, el
cmputo se realiza en un cdigo binario, que con frecuencia ser el binario natural o el BCD
natural (contador de dcadas).
Segn la forma en que conmutan los biestables, podemos hablar de contadores sncronos (todos los
biestables conmutan a la vez, con una seal de reloj comn) o asncronos (el reloj no es comn y
los biestables conmutan uno tras otro).
Segn el sentido de la cuenta, se distinguen en ascendentes, descendentes y UP-
DOWN(ascendentes o descendentes segn la seal de control).
Segn la cantidad de nmeros que pueden contar, se puede hablar de contadores binarios de n bits
(cuentan todos los nmeros posibles de n bits, desde 0 hasta 2n 1), contadores BCD (cuentan del
0 al 9) y contadores Mdulo N (cuentan desde el 0 hasta el N-cuarto.

El nmero mximo de estados por los que pasa un contador se denomina mdulo del contador. Este nmero
viene determinado por la expresin 2n donde n indica el nmero de bits del contador. Ejemplo, un contador
de mdulo 4 pasa por 4 estados, y contara del 0 al 3. Si necesitamos un contador con un mdulo distinto
de 2n , lo que se hace es aadir un circuito combinacional.

4.1.Contadores sncronos

El termino sncrono se refiere a los eventos que tienen una relacin temporal fija entre si, de manera que
todos los biestables cambian de estado simultneamente; para que el contador en estas condiciones realice
una secuencia prestablecida, es necesario que las entradas sncronas de los biestables incluyan una lgica
combinacional en funcin de las salidas de los biestables para generar las entradas de excitacin adecuadas.
Se detalla este tipo de contadores ya que son de inters para el presenta laboratorio, porque en esta
oportunidad se desea disear contadores sncronos ascendentes y descendentes.

4.2.Pasos a seguir para el diseo de contadores

Los contadores son un caso particular de los circuitos secuenciales sncronos. Se aplicar el procedimiento
de diseo de los circuitos secuenciales a los contadores sncronos identificando con el mtodo los pasos a
seguir.
a) Especificaciones del contador.
Generalmente se trata de una descripcin (en lenguaje natural no ambiguo o al menos eso se espera) de la
secuencia que debe seguir el contador, en este caso la interpretacin del enunciado se realiza a travs de un
diagrama de flujo entre los estados internos que representan la secuencia de evolucin del contador y este
diagrama llega a ser nico y reducido, la evolucin de un estado (nodo del diagrama) a otro se realiza
mediante la seal de reloj indicado con una lnea que parte de un estado y termina en otro, sealando el
sentido en esta lnea con una flecha.
b) Tabla de fases tabla de estados.
En el diseo del contador no es necesario realizar esta tabla de fases puesto que se tiene de la interpretacin
el diagrama de flujo.
c) Reducir el nmero de estados internos.
Como no se realiza la tabla de fases tabla de estados tampoco es necesario realizar este pas puesto que
el diagrama de flujo de la interpretacin es nico y reducido.
d) Tabla de fases reducida.
De la interpretacin del enunciado se obtiene el diagrama de flujo del contador y que es nico y reducido,
en esta tabla de fases se muestra el estado de partida ajustado con las entradas asncronas sncronas de los
FF, se debe detallar la seal de control que determina si el contador es ascendente o descendente la
secuencia de evolucin con la seal de reloj.
Los estados del contador se indican con un crculo y en su interior se anota el nombre del estado, para la
evolucin entre cada estado se indica con una lnea que parte de un estado y termina en otro sealando con
una flecha el sentido de conmutacin, sobre esta lnea se anota el estado del reloj. Cabe aclarar que si el
contador es de un solo sentido es decir ascendente o descendente no es necesario disponer de una seal de
control ya que la seal de reloj realiza la secuencia requerida.
e) Codificacin de los estados internos.
En un contador est determinado el nmero mximo de la cuenta a realizar y este coincide con el nmero
de estados del diagrama de flujo, este nmero debe ser menor o igual que 2n , donde n es el nmero de bits
que se usar en la codificacin de cada uno de los estados; slo resta adoptar el cdigo binario en que se
realiza la cuenta y este puede ser cualquiera, en este punto tambin se puede adoptar el tipo de FF a ser
utilizado es un dato del problema, asimismo de la relacin de 2", n representa el nmero de biestables
que permite realizar la cuenta. Con el cdigo adoptado realizamos la tabla de fases reducida y codificada.
f) Diagramas de Karnaugh.
Para realizar los diagramas de Karnaugh previamente debemos decidir si la sntesis se efecta utilizando
las tablas de excitacin previa las ecuaciones fundamentales de los FF, de tal manera que:
Si adoptamos el mtodo de las tablas de excitacin previa se debe realizar esta tabla para cada
secuencia del contador, tomando en cuenta que el cdigo adoptado en cada estado representa la salida
de cada FF que participa en el circuito, realizada la tabla de excitacin para cada estado de la tabla de
fases reducida y codificada, se procede a vaciar las tablas de excitacin as determinadas en un
diagrama de. Karnaugh para cada una de las entradas sncronas del FF adoptado, en l diagrama de
Karnaugh para cada cubculo se toma como variables lgicas las salidas de los FF. De estos diagramas
se determinan las funciones lgicas que controlan cada entrada de informacin sncrona de los FF.
Si adoptamos el mtodo de la ecuacin fundamental de los FF, a partir de la tabla de fases reducida y
codificada vaciamos los estados de la tabla en diagramas de Karnaugh para cada una de las columnas
de la tabla, tomando como variables en ste diagrama las salidas de los FF. De estos diagramas
determinamos las ecuaciones lgicas mediante un proceso de comparacin de estas ecuaciones con
las ecuaciones fundamentales de los FF, se determina las funciones lgicas de cada una de las entradas
sncronas de los FF que forman el contador.
g) Circuito Lgico.
De las ecuaciones lgicas de control de las entradas sncronas determinada; en el paso anterior, adoptados
los operadores combinacionales y secuenciales se procede a dibujar el circuito resultante, luego verificamos
el trabajo lgico del contador.

5. Desarrollo
5.1.Diagrama de bloques

Debe ser un contador sncrono de mdulo 8 (contador de 0 a 7) utilizando biestables del tipo T para codificar
los estados se usa el cdigo binario ordinario.
Adems, se requiere que el contador tenga dos seales de control externas que cumplan las siguientes cuatro
secuencias dependiendo del valor de la seal externa.

Si = = 0
Contador descendente que cuente de 2 en 2 (nmeros impares)
7 Como la cuenta se ejecuta desde 0 hasta 7 entonces si se cuentan solo
nmeros pares la secuencia es la mostrada en el diagrama de estado
mostrado a la izquierda.
1 5
Para los estados no deseados de dispone arbitrariamente que inicien la
cuenta en 7; los posibles estados no deseados son 0, 2, 4 y 6, tomando
en cuenta que es un contador que solo va a manejar 3 bits para realizar
3 el trabajo.

Si = 0 = 1

7 Contador descendente que cuente de 1 en 1 (cuenta descendente


6 normal)
0
Como la cuenta se ejecuta desde 0 hasta 7 entonces si se cuenta de
manera descendente la secuencia es igual a la mostrada en el
1 5
diagrama de la izquierda.
No hay estados no deseados que se puedan dar.
2 4
3

Si = 1 = 0
Contador ascendente que cuente de 2 en 2 (nmeros pares)
0 Como la cuenta se ejecuta desde 0 hasta 7 entonces si se cuentan solo
nmeros pares la secuencia es la mostrada en el diagrama de estado
2 mostrado a la izquierda.
6
Para los estados no deseados de dispone arbitrariamente que inicien la
cuenta en 0; los posibles estados no deseados son 1, 3, 5 y 7, tomando
en cuenta que es un contador que solo va a manejar 3 bits para realizar
4
el trabajo.

Si = 1 = 1
Contador ascendente que cuente de 1 en 1 (cuenta ascendente normal)
0 Como la cuenta se ejecuta desde 0 hasta 7 entonces si se cuenta de manera
1 ascendente la secuencia es igual a la mostrada en el diagrama de la izquierda
7
No hay estados no deseados que se puedan dar.

6 2

5 3
4
Diseo del contador

El diagrama de estados esta en la parte superior donde se especifican los requerimientos del contador para
cada caso. Se procede a hacer una tabla de verdad que verifique los estados anteriores y posteriores por los
que el contador debe pasar y se elabora las entradas para el flip flop T.

a) Diseo contador descendente de nmeros impares ( = = 0)

Estado previo Estado actual Entrada Flip Flop T


Decimal
2 1 0 2 1 0 2 1 0
0 0 0 0 0 0 0 0 0 0
1 0 0 1 1 1 1 1 1 0
2 0 1 0 0 0 0 0 1 0
3 0 1 1 0 0 1 0 1 0
4 1 0 0 0 0 0 1 0 0
5 1 0 1 0 1 1 1 1 0
6 1 1 0 0 0 0 1 1 0
7 1 1 1 1 0 1 0 1 0

b) Diseo contador descendente de uno en uno ( = 0 = 1)

Estado previo Estado actual Entrada Flip Flop T


Decimal
2 1 0 2 1 0 2 1 0
0 0 0 0 1 1 1 1 1 1
1 0 0 1 0 0 0 0 0 1
2 0 1 0 0 0 1 0 1 1
3 0 1 1 0 1 0 0 0 1
4 1 0 0 0 1 1 1 1 1
5 1 0 1 1 0 0 0 0 1
6 1 1 0 1 0 1 0 1 1
7 1 1 1 1 1 0 0 0 1

c) Diseo contador ascendente de nmeros pares ( = 1 = 0)

Estado previo Estado actual Entrada Flip Flop T


Decimal
2 1 0 2 1 0 2 1 0
0 0 0 0 0 1 0 0 1 0
1 0 0 1 0 0 0 0 0 1
2 0 1 0 1 0 0 1 1 0
3 0 1 1 0 0 0 0 1 1
4 1 0 0 1 1 0 0 1 0
5 1 0 1 0 0 0 1 0 1
6 1 1 0 0 0 0 1 1 0
7 1 1 1 0 0 0 1 1 1

d) Diseo contador ascendente de uno en uno ( = 1 = 1)


Estado previo Estado actual Entrada Flip Flop T
Decimal
2 1 0 2 1 0 2 1 0
0 0 0 0 0 0 1 0 0 1
1 0 0 1 0 1 0 0 1 1
2 0 1 0 0 1 1 0 0 1
3 0 1 1 1 0 0 1 1 1
4 1 0 0 1 0 1 0 0 1
5 1 0 1 1 1 0 0 1 1
6 1 1 0 1 1 1 0 0 1
7 1 1 1 0 0 0 1 1 1

Simplificacin por mapas de Karnaugh

La simplificacin por mapas de Karnaugh se hace para llegar a la expresin mas reducida con el fin de
emplear un nmero menor de componentes, ganar ms espacio y hacer ms fcil la implementacin del
circuito diseado
Se simplifica la funcin correspondiente a la entrada del Flip Flop T, para el presente circuito se simplifican
las tres entradas, correspondientes al nmero de bits que maneja el circuito.

o Entrada para 0
00 01 11 10
0 1 0 1 0 1 0 1
0
0 1 1 1 1 1 0 1
0 1 0 1 0 1 0 1
1
0 1 1 1 1 1 0 1

o Entrada para 1
00 01 11 10
0 1 1 0 1 0 1 1
0
1 0 0 1 1 1 1 0
0 1 1 0 1 0 1 1
1
1 0 0 1 1 1 1 0

o Entrada para 2
00 01 11 10
0 1 1 0 0 0 0 0
0
0 0 0 0 0 1 1 0
1 1 1 0 0 0 1 0
1
0 0 1 0 1 1 1 0

Funciones de entrada

Con ayuda de los mapas de Karnaugh se obtienen las funciones simplificadas de las tres diferentes entradas.

0 = 0 + + 0 + = + 0 +
1 = (1 + 0 ) +
0 + (
0 + 1 ) + 0
2 = (1 0 + 0 2 ) + 0 1 + (
0 1 + 2 0 ) + 0 1
Las funciones obtenidas todava pueden simplificarse ms mediante el Algebra de Boole, entonces se
tiene:

0 = + 0 + = ( + ) + 0 = + 0
1 = (0 ) + ( + ) 1 + (0 ) = (0 ) + 1 + (0 )
2 = (0 ) 1 + (0 ) 1 + (0 ) 2

5.2.Materiales

Flip flop 74LS76 (flip flop JK)

El 74LS76A ofrece pulsos de reloj individuales J, K, la configuracin directa y dirigir contribuyan de forma
clara. Estos dos flip-flops estn diseados de manera que cuando el pulso de reloj es alto, las entradas estn
habilitadas y los datos sern aceptados. El nivel lgico de las entradas J y K llevar a cabo de acuerdo con
el Tabla de verdad, siempre y cuando mnimo los tiempos de preparacin se observan. Los datos de entrada
se transfieren a las salidas en las transiciones de reloj de alta-baja. Deshacer cambios

En teora se usa un flip fliop T que tiene una tabla de excitacin propia, sin embargo, se utilizara el flip flop
JK para implementar el circuito contador con la modificacin de cortocircuitar los pines correspondientes
a las entradas J y K para ambos biestables y asi obtener un flip flop T.

Compuertas en general

Se utilizan compuertas AND, OR, NOT, XOR y otras dependiendo a las necesidades del caso. Tratndose
de las compuertas AND pueden ser de dos entradas, de tres entradas y de cuatro entradas dependiendo del
nmero de factores que intervengan en la operacin, de acuerdo con ello los cdigos de fabricacin son
74LS08, 74LS11 y 74LS21 respectivamente.

5.3. Circuito

Con las funciones simplificadas se implementa el circuito en el programa simulador PROTEUS versin 7,
en el cual se prueba si el circuito funciona como se desea antes de armarlo fsicamente.
R1(2)

R1 R2 U2:C
360 360 9 U3:C
10 8 9
11 8
10
74LS11
74LS32

U1:A Q2
Q0 Q1 (COM)
J Q
1 2
J Q J Q
CLK
74LS04 CLK CLK
K Q
K Q K Q U7
U1:B JKFF
JKFF JKFF 7 13
A QA
3 4 1 12
B QB
2 11
C QC
6 10
74LS04 D QD
4 9
BI/RBO QE
Q0(CLK) 5 15
RBI QF
3 14
LT QG
74LS47

1
2
U2:A
DSW1 U4:A 1 U3:D

ON
DIPSW_2 1 U5:A 2 12 12
3 1 U3:A 13 11

OFF
2 3 1 13
2 3 74LS11 U8:A

4
3
74LS86 2 74LS32 1
74LS08 3
74LS32 U6:A 2
1
U3:B 2 12 74LS32
4 13
6
U5:B 5 74LS11
4
6 74LS32
5
U4:B U1:C
74LS08 4 U2:B
6 5 6 3
5 4 6
5
74LS04
74LS86
U1:D 74LS11
U5:C
13 12 9
8
10
74LS04
74LS08
La simulacin del circuito funciona de la manera pedida. Se remplazaron las funciones por compuertas
lgicas TTL y CMOS que cumplen las tablas de verdad requeridas. El circuito se simplifico a su mnima
expresin, de las funciones simplificadas se observa que algunas e estas se repiten varias veces por lo tanto
solo basta con tomar la seal y colocarla donde corresponda, para lograr la secuencia buscada.

Se emplearon las siguientes compuertas lgicas digitales:


Donde la compuerta XNOR o NOR exclusiva es una puerta lgica digital. Cuando
todas sus entradas son iguales entre s para dos entradas A y B, o cuando el nmero
de 1 (unos) da una cantidad par para el caso de tres o ms entradas, su salida est
en 1 o en ALTA.
Se puede ver claramente que la salida X solamente es "1" (1 lgico, nivel alto)
cuando la entrada A es igual a la B. Esta situacin se representa en lgebra
booleana como:

La representacin circuital es con pulsadores normales cerrados y abiertos,


conectados en un circuito combinado. En lgica, corresponde a la bicondicional
"si y slo si". Por ejemplo: "Matas va a aprobar Tecnologa de las Computadoras
si y slo si estudia mucho".
Las puertas Lgicas XNOR se fabrican de dos entradas. Cdigos de los fabricantes de Circuitos Integrados
para la compuerta EXNOR:
Tecnologa TTL 74HC7266
Tecnologa CMOS 4077

6. Conclusiones

El circuito simulado en computadora y el circuito implementado de forma fsica funcionan de acuerdo a


los requerimientos iniciales, por lo tanto, se demuestra la validez del procedimiento de diseo de contadores
y se muestra una clara aplicacin del mismo, ya que puede obedecer a la secuencia requerida para cada
combinacin de seales externas.

7. Bibliografa

Circuitos digitales. Roberto Oropeza


Datasheets TTL

8. Anexos

Timer TTL TTL TTL


555

Flip Flip Flip


Flop 0 Flop 1 Flop 2

Decodificador 74ls47

También podría gustarte